半导体组件及其制造方法

摘要

本发明是有关于一种半导体组件及其制造方法，以提供改善内连线可靠度与阻抗的机制。内连线的可靠度与阻抗可通过使用一复合阻障层而获致改善，其中复合阻障层提供良好的阶梯覆盖率与良好的铜扩散阻障，也提供与相邻层有良好的附着力。此复合阻障层包括一原子层阻障层，以提供良好的阶梯覆盖率。此复合阻障层也包括一增强阻障附着层，其中此增强阻障附着层含有至少一元素或化合物，且此至少一元素或化合物含有锰、铬、钒、铌或钛，以改善附着力。此复合阻障层亦包括一钽或钛层，其中此钽或钛层是设于原子层阻障层与增强阻障附着层之间。

主权项

一种半导体组件，其特征在于，至少包含：一导体结构沉积于一介电层中，其中该导体结构至少包含：一复合阻障层衬设于该介电层的一开口中，其中该复合阻障层包括一原子层沉积层、一钽或钛层以及一阻障层，该原子层沉积层是沿着该开口的数个侧壁与一底面设置，该钽或钛层是覆盖该原子层沉积层，而该阻障层是覆盖该钽或钛层且具有至少一增强阻障附着的元素或化合物，其中具有该至少一增强阻障附着的元素或化合物的该阻障层含有锰、铬、钒、铌或钛；以及一铜膜填满该开口且与该阻障层接界。