发明名称 半导体装置及其制造方法
摘要 本发明提供一种高可靠性的半导体装置及其制造方法,半导体装置在布线基板中内置有窄间距、多引脚的半导体元件,能够不降低成品率而实现多层化。多个布线层及绝缘层层叠,半导体元件埋入于绝缘层,设于各绝缘层(15、18、21)的通孔(16、19、22)、或设于各布线层的布线(17、20、23)的至少一个具有与设于其他绝缘层或布线层的通孔或布线不同的剖面形状。
申请公布号 CN102106198B 申请公布日期 2013.05.01
申请号 CN200980128956.7 申请日期 2009.07.23
申请人 日本电气株式会社;瑞萨电子株式会社 发明人 森健太郎;村井秀哉;山道新太郎;川野连也;副岛康志
分类号 H05K3/46(2006.01)I;H01L23/12(2006.01)I 主分类号 H05K3/46(2006.01)I
代理机构 中原信达知识产权代理有限责任公司 11219 代理人 孙志湧;李亚
主权项 一种半导体装置,包括:一个以上的半导体元件,在表面具有电极端子;和无芯布线基板,内置有所述半导体元件,并且具有层叠的多个布线层和绝缘层、设置于所述布线层的布线、及设置于所述绝缘层并将所述绝缘层上下的所述布线电连接的通孔,并在表面设置有外部连接端子,所述半导体装置的特征在于,所述半导体元件埋入于所述绝缘层,所述外部连接端子和所述电极端子经由所述布线或所述通孔中的至少一个而电导通,所述绝缘层和所述布线层层叠在所述半导体元件的一个面上,所述通孔或所述布线中的至少一个具有与其他绝缘层或布线层上所设置的通孔或布线不同的剖面形状。
地址 日本东京