多通道抗干扰数字采样装置

摘要

本发明公开了多通道抗干扰数字采样装置，包括：一若干个多路并行的ADC构成的模数转换器组，以及与模数转换器组连通的FPGA，所述模数转换器组将多通道并行射频前端接收的多通道并行的模拟信号，转换为可供FPGA处理的数字信号，所述模数转换器组还连通一为ADC提供可调延迟的采样时钟信号的时钟芯片，所述时钟芯片的采样时钟信号分为多路并行输出给ADC芯片。该装置在16位ADC的基础上，采用超低抖动的采样时钟来达到其动态范围的最大化，同时一个多通道输出的延迟可变时钟芯片来保证每路采样时钟的一致性，装置灵活性高，结构简单，具有较高的同步性及较高的动态范围。

主权项

多通道抗干扰数字采样装置，其特征在于，包括：一若干个多路并行的ADC构成的模数转换器组，以及与模数转换器组连通的FPGA，所述模数转换器组将多通道并行射频前端接收的多通道并行的模拟信号，转换为可供FPGA处理的数字信号，所述模数转换器组还连通一为ADC提供可调延迟的采样时钟信号的时钟芯片，所述时钟芯片的采样时钟信号分为多路并行输出给ADC芯片。