发明名称 半导体封装用导线架条及封装方法
摘要 本发明公开一种半导体封装用导线架条及封装方法,所述导线架条包含一外框、数条连接支架、数个导线架单元及至少一通孔部,每一导线架单元包含一芯片座、至少一支撑条及数个间隔排列的引脚,所述支撑条连接所述芯片座至所述连接支架,所述引脚连接于所述连接支架,所述通孔部形成在所述连接至少两个相邻的导线架单元之间的连接支架上。通过所述通孔部的设计,可减少刀具切割连接支架所产生的毛刺现象,进而有效提升芯片封装质量和最终成品的制程良率。
申请公布号 CN103066047A 申请公布日期 2013.04.24
申请号 CN201210585689.X 申请日期 2012.12.28
申请人 日月光封装测试(上海)有限公司 发明人 周素芬
分类号 H01L23/495(2006.01)I;H01L21/60(2006.01)I 主分类号 H01L23/495(2006.01)I
代理机构 上海翼胜专利商标事务所(普通合伙) 31218 代理人 翟羽
主权项 一种半导体封装用导线架条,其特征在于:所述半导体封装用导线架条包含:一外框;数条连接支架,交错排列在所述外框的范围内;及数个导线架单元,排列在所述连接支架定义的空间内,每一导线架单元包含:一芯片座;至少一支撑条,连接所述芯片座至所述连接支架;及数个间隔排列的引脚,所述引脚连接于所述连接支架;至少一通孔部,形成在所述连接至少两个相邻的导线架单元之间的连接支架上。
地址 201203 上海市浦东新区浦东张江高科技园区郭守敬路669号