一种时钟频率检测电路

摘要

本发明涉及一种时钟频率检测电路，它包括第一逻辑检测单元、第二逻辑检测单元和一逻辑运算单元，所述第一逻辑检测单元包括第一施密特倒向器、第一D触发器、依次串联在一外部电源与地之间的第一电流源和第一电容以及并联在该第一电容两端的第一开关管；所述第二逻辑检测单元包括第二施密特倒向器、第二D触发器、依次串联在所述外部电源与地之间的第二电流源和第二电容以及并联在该第二电容两端的第二开关管。本发明不但可以检测电路的输入时钟信号是否存在，还可以检测电路输入的时钟信号频率是否满足预定的要求，从而广泛应用于任何需要时钟检测的电路中，尤其是应用于一些要求低成本、低功耗的电路或系统中。

主权项

一种时钟频率检测电路，其特征在于，所述检测电路包括第一逻辑检测单元、第二逻辑检测单元和一逻辑运算单元，所述第一逻辑检测单元包括第一施密特倒向器、第一D触发器、依次串联在一外部电源与地之间的第一电流源和第一电容以及并联在该第一电容两端的第一开关管，其中，所述第一施密特倒向器的输入端连接到所述第一电流源和第一电容之间，其输出端与所述第一D触发器的输入端连接，该第一D触发器和所述第一开关管还接收一外部时钟信号；所述第二逻辑检测单元包括第二施密特倒向器、第二D触发器、倒向器INV、依次串联在所述外部电源与地之间的第二电流源和第二电容以及并联在该第二电容两端的第二开关管，其中，所述第二施密特倒向器的输入端连接到所述第二电流源和第二电容之间，其输出端与所述第二D触发器的输入端连接，该第二D触发器和所述第二开关管还通过倒向器INV接收所述外部时钟信号；所述逻辑运算单元包括均具有两个输入端的第一与非门、第二与非门和一或非门，其中，所述第一与非门的两个输入端分别与所述第一、第二D触发器的输出端连接，所述第二与非门的两个输入端分别与所述第一、第二施密特倒向器的输出端连接，所述或非门的两个输入端分别与所述第一、第二与非门的输出端连接，且该或非门的输出端输出一检测电压。