发明名称 |
双面集成电路芯片 |
摘要 |
半导体结构及该结构的制作方法。该方法包括将背面硅(110A和110B)分别从两个绝缘体上硅晶片(110A和100B)移除并采用掩埋氧化物层(115)将它们背对背结合,该两个绝缘体上硅晶片(110A和100B)分别具有形成在其中的器件(130A和130B)。然后至下晶片(100A)中的器件(130A)的接触(210)形成在上晶片(100B)中,并且布线级(170)形成在上晶片(100B)上。下晶片(100A)可以包括布线级(170)。下晶片(100A)可以包括接触的焊盘垫(230)。至下晶片(100A)的硅层(120)的接触可以被硅化。 |
申请公布号 |
CN101443903B |
申请公布日期 |
2013.04.24 |
申请号 |
CN200780017300.9 |
申请日期 |
2007.05.16 |
申请人 |
国际商业机器公司 |
发明人 |
克里·伯恩斯坦;蒂莫西·J·多尔顿;杰弗里·P·甘比诺;马克·D·贾菲;保罗·D·卡乔克;斯蒂芬·E·卢斯;安东尼·K·斯坦珀 |
分类号 |
H01L23/00(2006.01)I |
主分类号 |
H01L23/00(2006.01)I |
代理机构 |
北京市柳沈律师事务所 11105 |
代理人 |
张波 |
主权项 |
一种半导体结构的制作方法,包括:在绝缘体上硅第一晶片中制作一个或多个第一器件,所述第一晶片包括在第一上硅层和第一下硅层之间的第一掩埋氧化物层和在所述第一上硅层上的第一最低电介质层;在绝缘体上硅第二晶片中制作一个或多个第二器件,所述第二晶片包括在第二上硅层和第二下硅层之间的第二掩埋氧化物层和在所述第二上硅层上的第二最低电介质层;从所述第一晶片移除所述第一下硅层以露出所述第一掩埋氧化物层的表面并且从所述第二晶片移除所述第二下硅层以露出所述第二掩埋氧化物层的表面;结合所述第一掩埋氧化物层的所述表面至所述第二掩埋氧化物层的所述表面;形成至所述第二器件的导电的第一接触,所述第一接触从所述第二最低电介质层的上表面经由所述第二最低电介质层延伸至所述第二器件;形成至所述第一器件的导电的第二接触,所述第二接触从所述第二最低电介质层的所述上表面经由所述第二最低电介质层、经由所述第一和第二掩埋氧化物层延伸至形成在所述第一上硅层中的所述第一器件的那些部分;及在所述第二最低电介质层上方形成一个或多个第二布线级,所述第二布线级的每个布线级都包括在相应电介质层中的导电布线,所述第二布线级的最低布线级的一条或多条布线与所述第一和第二接触以物理和电的方式接触。 |
地址 |
美国纽约 |