发明名称 |
形成集成电路的方法 |
摘要 |
公开了一种形成集成电路的方法。在第一材料层上形成第二材料层。在第二材料层上形成具有多个第一部件的经图案化的掩模层,该多个第一部件具有第一间距P1。通过使用经图案化的掩模层作为掩模蚀刻第二材料层以在第二材料层中形成第一部件。修整经图案化的掩模层。将多种掺杂剂引入到未被经修整的图案化掩模层覆盖的第二材料层内。去除经修整的图案化掩模层以暴露出未掺杂的第二材料层。选择性地去除未掺杂的第二材料层以形成具有第二间距P2的多个第二部件。P2小于P1。 |
申请公布号 |
CN103066005A |
申请公布日期 |
2013.04.24 |
申请号 |
CN201210242444.7 |
申请日期 |
2012.07.12 |
申请人 |
台湾积体电路制造股份有限公司 |
发明人 |
解子颜;张铭庆;李俊鸿;林益安;陈德芳;陈昭成 |
分类号 |
H01L21/74(2006.01)I;H01L21/02(2006.01)I |
主分类号 |
H01L21/74(2006.01)I |
代理机构 |
北京德恒律治知识产权代理有限公司 11409 |
代理人 |
章社杲;孙征 |
主权项 |
形成集成电路的方法,所述方法包括:提供第一材料层;在所述第一材料层上形成第二材料层;在所述第二材料层上形成具有多个第一部件的经图案化的掩模层,所述多个第一部件具有第一间距P1;将所述经图案化的掩模层用作掩模来图案化所述第二材料层,从而在所述第二材料层中形成所述第一部件,并暴露出所述第一材料层的一部分顶面;在图案化所述第二材料层之后,修整所述经图案化的掩模层,以形成经修整的图案化掩模层;将多种掺杂剂引入未被所述经修整的图案化掩模层覆盖的所述第二材料层内,从而形成具有第二间距P2的掺杂区,其中,所述第二间距P2小于所述第一间距P1;去除经修整的图案化掩模层,以暴露出所述第二材料层中的未掺杂区;选择性地去除所述未掺杂区,以形成多个第二部件,所述多个第二部件对应于所述第二材料层中的相应掺杂区。 |
地址 |
中国台湾新竹 |