| 发明名称 | 在位错阻挡层上的高迁移率沟道器件 | ||
| 摘要 | 一种形成集成电路结构的方法，其包括：在半导体衬底中形成第一凹槽；以及在第一凹槽中形成位错阻挡层。位错阻挡层包含半导体材料。形成浅沟槽隔离(STI)区域，其中，STI区域的内部直接在位错阻挡层的多部分上方，并且STI区域的内壁接触位错阻挡层。通过去除在STI区域的两个内壁之间的位错阻挡层部分来形成第二凹槽，其中，两个内壁彼此面对。在第二凹槽中外延生长半导体区域。还公开了一种在位错阻挡层上的高迁移率沟道器件。 | ||
| 申请公布号 | CN101814457B | 申请公布日期 | 2013.04.24 |
| 申请号 | CN201010119567.2 | 申请日期 | 2010.02.23 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 柯志欣 |
| 分类号 | H01L21/8238(2006.01)I;H01L27/092(2006.01)I;H01L29/06(2006.01)I | 主分类号 | H01L21/8238(2006.01)I |
| 代理机构 | 北京德恒律师事务所 11306 | 代理人 | 梁永 |
| 主权项 | 一种形成集成电路结构的方法，所述方法包括：设置半导体衬底；在所述半导体衬底中形成第一凹槽；在所述第一凹槽中形成位错阻挡层，其中，所述位错阻挡层包含半导体材料；形成浅沟槽隔离区域，其中，所述浅沟槽隔离区域的内部直接在所述位错层部分的上方，并且所述浅沟槽隔离区域的内壁接触所述位错阻挡层，通过去除所述位错阻挡层在所述浅沟槽隔离区域的两个内壁之间的部分来形成第二凹槽，其中，所述两个内壁彼此面对；以及在所述第二凹槽中外延生长半导体区域。 | ||
| 地址 | 中国台湾新竹 | ||