一种制备极短栅长体硅围栅MOSFETs的方法

摘要

一种制备体硅围栅纳米线MOSFETs的方法：局部氧化隔离或浅槽隔离，在体硅上垫积三层介质膜(缓冲SiO2氧化层/SiN/氧化物介质层)，电子束曝光，刻蚀凹槽和fin，垫积SiN侧墙，各向同性刻蚀Si，干氧氧化，刻蚀去除fin两侧侧墙同时保留凹槽底部侧墙，三步牺牲氧化形成纳米线，湿法刻蚀释放纳米线的同时保留底部足够厚SiO2作隔离，长栅介质和垫积栅材料，反刻栅后进行两步源漏注入，垫积和刻蚀侧墙，形成接触。本发明消除了自加热效应和浮体效应，具有更低的成本，完全采用传统自顶向下工艺实现了与CMOS工艺的良好兼容，并且易于集成，有利于抑制短沟道效应，推动MOSFETs尺寸往更小方向发展。

主权项

一种制备极短栅长体硅围栅MOSFETs的方法，其主要步骤是：1)N阱和P阱形成；2)场区光刻，场区注入，局部氧化隔离或浅槽隔离；3)淀积缓冲SiO2氧化层、SiN和氧化物介质层；4)正性电子束曝光并刻蚀介质层形成凹槽；5)负性电子束曝光在凹槽内刻蚀fin岛；6)淀积缓冲SiO2氧化层和SiN并刻蚀形成侧墙；7)各向同性刻蚀Si；8)第一步氧化；9)各向异性刻蚀SiN；10)第二步氧化；11)各向异性刻蚀SiN；12)第三步氧化；13)各向同性腐蚀SiO2释放纳米线；14)淀积栅介质；15)淀积栅电极材料；16)刻蚀栅电极；17)源漏延伸区注入；18)各向同性淀积SiN并各向异性刻蚀形成侧墙；19)源漏深注入；20)形成硅化物；21)金属化。