厚膜集成电路电阻端头效应曲线制作方法

摘要

本发明涉及厚膜集成电路电阻端头效应曲线制作方法，包括如下步骤：a、在成膜基板上，分别印刷28条导带B，每两条相邻导带间距A分别为15mil、20mil、25mil、……70mil、75mil、80mil共十四种；b、成膜基板上分别印有电阻宽度40mil的厚膜电阻r1-r14；c、用万用表对成膜基板中的厚膜电阻进行阻值测量，并将测量阻值录入Excel表中，根据公式：电阻值R＝R□·N·(L/W)，得到N＝R/R□·(W/L)；d、利用Excel绘图功能，分别绘制出不同电阻宽度的电阻端头效应曲线图。本发明创造的优点在于：解决了厚膜浆料生产厂家只提供单一导体端头电阻设计曲线而导致电阻设计误差问题，使厚膜电路版图设计技术水平得到提高；保证了厚膜电阻在实际加工时阻值一致性，使同样阻值电阻在不同导体端头搭接时的电阻阻值之间偏差小于5％。

主权项

厚膜集成电路电阻端头效应曲线制作方法，其特征在于包括如下步骤：（1）、制作厚膜电阻端头效应成膜基板，a、在电阻宽度40 mil的第一种成膜基板和电阻宽度60 mil的第二种成膜基板上，采用选定的导体浆料、分别印刷28条导带，每两条相邻导带之间的电阻搭接间距A分别为15mil、20mil、25mil、30mil、35mil、40mil、45mil、50mil、55mil、60mil、65mil、70mil、75mil、80mil共十四种；b、第一种成膜基板的每两条相邻导带之间的电阻搭接间距A上，分别网印有电阻宽度40 mil的厚膜电阻，它们的长度与电阻搭接间距对应，分别为15mil、20mil、25mil、30mil、35mil、40mil、45mil、50mil、55mil、60mil、65mil、70mil、75mil、80mil共十四种；第二种成膜基板的每两条相邻导带之间的电阻搭接间距A上，分别网印有电阻宽度60 mil的厚膜电阻，它们的长度与电阻搭接间距对应，分别为15mil、20mil、25mil、30mil、35mil、40mil、45mil、50mil、55mil、60mil、65mil、70mil、75mil、80mil共十四种；（2）、测量厚膜电阻阻值，a、用万用表对制好的第一种成膜基板中的宽度为40 mil厚膜电阻进行阻值测量，并将测量阻值录入Excel表中，根据公式：电阻值R = R□·N·（L／W），得到N = R／R□·（W／L）；b、用万用表对制作好的第二种成膜基板中的宽度为60 mil厚膜电阻进行阻值测量，并将测量阻值录入Excel表中，根据公式：电阻值R = R□·N·（L／W），得到N = R／R□·（W／L）；（3）、利用Excel绘图功能，其横坐标为厚膜电阻长度L，而纵坐标为电阻变化率N，分别绘制出宽度为40 mil和宽度为60 mil的两种电阻端头效应曲线图。