| 发明名称 | 电子器件及其制造方法 | ||
| 摘要 | 本发明涉及电子器件及其制造方法。所述电子器件包括：第一绝缘膜；在第一绝缘膜的表面上的互连沟槽；由Cu构成的互连图案，该互连图案填充互连沟槽；在互连图案的表面上的金属膜，该金属膜具有比Cu高的弹性模量；在第一绝缘膜上的第二绝缘膜；以及由Cu构成并且布置在第二绝缘膜中的通路塞，该通路塞与金属膜接触。 | ||
| 申请公布号 | CN103050477A | 申请公布日期 | 2013.04.17 |
| 申请号 | CN201210370333.4 | 申请日期 | 2012.09.28 |
| 申请人 | 富士通株式会社 | 发明人 | 神吉刚司;北田秀树 |
| 分类号 | H01L23/532(2006.01)I;H01L23/528(2006.01)I;H01L21/768(2006.01)I | 主分类号 | H01L23/532(2006.01)I |
| 代理机构 | 北京集佳知识产权代理有限公司 11227 | 代理人 | 顾晋伟;董文国 |
| 主权项 | 一种电子器件，包括：第一绝缘膜；在所述第一绝缘膜的表面上的互连沟槽；由Cu构成的互连图案，所述互连图案填充所述互连沟槽；在所述互连图案的表面上的金属膜，所述金属膜具有比Cu高的弹性模量；在所述第一绝缘膜上的第二绝缘膜；以及由Cu构成并且布置在所述第二绝缘膜中的通路塞，所述通路塞与所述金属膜接触。 | ||
| 地址 | 日本神奈川县 | ||