IEEE1394接口的实时图像分割处理系统与高速智能统一总线接口方法

摘要

本发明公开了一种IEEE1394接口的实时图像分割处理系统与高速智能统一总线接口方法，用于解决现有的图像处理系统对高速IEEE1394摄像机图像数据流进行实时分割处理速度低的技术问题。技术方案是通过设计IEEE1394控制器实现对高速摄像机IEEE1394总线协议的解析，根据图像帧同步信号接收有效图像数据，在FPGA内部搭建并行图像处理硬件结构采用Sobel边缘检测、阈值分割和形态学腐蚀处理实现对高速图像数据流的实时分割处理，处理后的结果图像通过高速收发器SerDes利用光纤通道实现高速转发；通过多级硬件流水设计实现对系统图像处理的加速；通过时钟控制模块实现IEEE1394总线同步时钟和高速智能总线同步时钟的切换，实现了两种总线图像数据的高速可靠传输。

主权项

一种IEEE1394接口的实时图像分割处理系统与高速智能统一总线接口方法，其特征在于包括以下步骤：(a)采用FPGA的I/O口触发IEEE1394摄像机的图像采集，摄像机输出的IEEE1394格式的图像数据通过一片IEEE1394物理层链路层芯片进行协议解码和有效像素数据的提取，FPGA通过摄像机输出的行场同步信号实现对摄像机输出的有效图像数据的实时接收；(b)IEEE1394摄像机单元向智能总线发送时，通过高速智能统一总线编码单元将本部件地址及待发送的信号按照总线编码规则进行编码，然后在低频同步信号控制下将发送信息送入双向存贮器等待发送；接收到向高速智能统一总线发送指令后通过选择开关关闭低频同步信号而开通高频同步信号，通过数据并转串及控制向高速智能统一总线发送地址和信号；(c)在图像处理时利用FPGA的硬件逻辑，搭建Sobel边缘检测、阈值分割和形态学腐蚀处理的硬件电路，实现对图像序列的实时分割处理，图像处理过程中采用多级流水设计，使得多步图像处理进程同步完成；(d)根据设计的高速智能统一总线传输帧格式对实时图像数据流进行封装，并通过高速收发器模块SerDes，实现图像数据在高速智能统一总线中的高速实时传输，也方便以其为接口实现图像数据流与其他总线的互联；设置高低速两种时钟，通过时钟切换模块分别同步IEEE1394物理层链路层芯片和高速收发器SerDes的发送时钟，实现信号在高速和低速模式下的可靠转换。