半导体存储装置

摘要

本发明提供一种矫正由因为在存储器单元阵列内的位置差异所产生的布线长度的差异而引起的施加到可变电阻元件上的有效电压的不均匀，能够抑制存储器单元间的可变电阻元件的电阻变化特性的偏差的半导体存储装置。本发明的半导体存储装置(1)具有存储器单元阵列(100)，所述存储器单元阵列(100)将同一行的存储器单元与共通的字线连接，将同一列的存储器单元与共通的位线连接，构成具有可变电阻元件的存储器单元，上述半导体存储装置(1)在规定的存储器工作时，基于选择存储器单元的存储器单元阵列(100)内的配置点，调整施加到选择字线和选择位线的至少某一方的端部上的电压脉冲的电压幅值，使得施加到成为写入或消去对象的选择存储器单元的可变电阻元件上的电压脉冲的有效电压幅值与存储器单元阵列(100)内的配置点无关，收束在一定范围内。

主权项

一种半导体存储装置，具有存储器单元阵列，所述存储器单元阵列在行方向和列方向的至少任一个方向上排列多个具有可变电阻元件的存储器单元，所述可变电阻元件的电阻根据电压脉冲的施加而变化，可根据该电阻变化存储信息，所述存储器单元阵列将同一行的上述存储器单元内的一个端子与共通的字线连接，将同一列的上述存储器单元内的其它端子与共通的位线连接，上述半导体存储装置的特征在于，基于选择存储器单元的上述存储器单元阵列内的配置点，调整施加到上述字线内的与上述选择存储器单元连接的选择字线和上述位线内的与上述选择存储器单元连接的选择位线的至少某一方的端部上的电压脉冲的电压幅值，使得施加到上述存储器单元阵列内的成为写入对象、消去对象或读出对象的上述选择存储器单元的上述可变电阻元件上的电压脉冲的有效电压幅值与上述存储器单元阵列内的配置点无关，收束在一定范围内，在假设上述选择字线与上述选择位线的各端部间的电压差为VBW，施加到上述选择存储器单元的上述可变电阻元件上的上述有效电压幅值为VR，上述可变电阻元件的电阻值为R，从上述选择字线和上述选择位线的各端部到上述选择存储器单元的布线电阻的总和为RLINE的情况下，调整上述电压差VBW，使得用数学式VR＝R/(R+RLINE)×VBW给予的上述有效电压幅值VR恒定。