一种用于校准并行采集系统数据拼合顺序的方法

摘要

本发明一种用于校准并行采集系统数据拼合顺序的方法，首先通过设置各个ADC工作模式为测试模式中的跃升模式，将标准锯齿波测试信号数据存入对应FPGA的测试数据FIFO中；然后得到测试信号数据首个峰值点对于位置最后的峰值点的时间差Δti以及延迟采样点数Ni；最后，丢弃FPGA中采样数据FIFO的前Ni个采样点数据，然后进行拼合。由于在各片ADC输出的写入FPGA采样数据FIFO的同步时钟产生时，锯齿波测试信号数据输出，并在采样时钟周期累加1，这样可以根据各片ADC输出锯齿波测试信号数据首个峰值点的位置丢弃相应的采样点数据，然后再拼合得到正确的采集波形数据，实现了数据拼合顺序移位的校正。

主权项

一种用于校准并行采集系统数据拼合顺序的方法，在基于FPGA+DSP平台利用多片ADC进行并行数据采集的系统中，待测信号经过模拟通道道调理后送入多片ADC中；DSP首先通过各FPGA向各ADC发出复位信号，然后开启各FPGA中采样数据FIFO的写使能；其特征在于，包括以下步骤：（1）、FPGA中采样数据FIFO的读写使能后，对应的ADC开始进行采集，输出同步时钟给FPGA，将采样数据存储到采样数据FIFO中；（2）、每片ADC均设置为测试模式中的跃升模式，即Ramp Mode；DSP发出复位信号，对各片ADC同时复位后，将每片ADC输出的锯齿波测试信号数据，存入对应FPGA的测试数据FIFO中；（3）、读取各个FPGA中测试数据FIFO存储的锯齿波测试信号数据，记录各个锯齿波测试信号首个峰值点的位置，以位置最后的首个峰值点为基准，计算其他首个峰值点相对于位置最后的峰值点的时间差Δti，i为ADC编号；（4）、计算首个峰值点位置最后的ADC相对于各ADC延迟的采样点数Ni：Ni=Δti×fs其中fs为单片ADC实际采样率，采样点数Ni取整并传给DSP，DSP读取各个FPGA中采样数据FIFO的采样数据时，丢弃FPGA中采样数据FIFO的前Ni个采样数据，从第Ni+1个采样点数据开始拼合，便可得到正确的采集波形数据。