发明名称 |
OTP存储单元及其制作方法 |
摘要 |
本发明公开了一种OTP存储单元及其制作方法。该OTP存储单元,包括:半导体衬底;栅介质层;存储栅和控制栅;位于所述存储栅周围的将所述存储栅和控制栅隔开的侧墙隔离结构;包裹于所述存储栅和控制栅表面的绝缘保护层;位于所述控制栅一侧与所述半导体衬底接触的选通电极;以及位于所述半导体衬底内所述选通电极下方的掺杂阱区。该OTP存储单元,相对于传统的浮栅OTP而言,利用了薄栅介质层的击穿对器件电学特性的影响实现存储。其结构紧凑,原理简单,存储编程操作方便,并且该结构的制作方法与标准逻辑制程相兼容,工艺简单,可以极大的节省制造成本。 |
申请公布号 |
CN103050495A |
申请公布日期 |
2013.04.17 |
申请号 |
CN201110310896.X |
申请日期 |
2011.10.14 |
申请人 |
无锡华润上华科技有限公司 |
发明人 |
蔡建祥;许宗能;杜鹏;周玮 |
分类号 |
H01L27/115(2006.01)I;H01L21/8247(2006.01)I |
主分类号 |
H01L27/115(2006.01)I |
代理机构 |
|
代理人 |
|
主权项 |
一种OTP存储单元,其特征在于,包括:半导体衬底;位于所述半导体衬底上的栅介质层;位于所述栅介质层上的存储栅和控制栅;位于所述存储栅周围的侧墙隔离结构,所述侧墙隔离结构将所述存储栅和控制栅隔开;包裹于所述存储栅和控制栅表面的绝缘保护层;位于所述控制栅一侧与所述半导体衬底接触的选通电极,所述选通电极与所述控制栅之间由绝缘保护层隔开;位于所述半导体衬底内所述选通电极下方的掺杂阱区。 |
地址 |
214028 江苏省无锡市国家高新技术产业开发区新洲路8号 |