| 摘要 |
本发明揭示用于与具有比资料信号更小频率之分率速率时脉一起使用的决策回馈等化(DFE)电路。举例而言，一个二分之一速率时脉DFE电路利用两个输入资料路径，其分别在一相关联之二分之一速率时脉的上升缘及下降缘启动。输入资料路径之每一者具有一对具有不同参考电压位准之比较器。每一输入资料路径中之比较器输出至一多工器，该多工器视先前所接收之位元之逻辑位准而定而在该两个比较器输出之间选择。每一输入资料路径之输出作为控制输入来发送至另一资料路径之多工器。因此，来自先前所侦测之位元之结果影响将何比较器之输出传送至该电路之该输出，尽管同步时脉为二分之一的资料之频率。亦揭示类似地操作之四分之一速率DFE电路。 |
