发明名称 |
基于RDMA架构设计的PQ检验模块及检验方法 |
摘要 |
本发明公开了一种基于RDMA架构设计的PQ检验模块及检验方法,通过硬件逻辑实现PQ算法,实现用户丢失单盘或双盘数据情况下,通过PQ校验(同位奇偶检验检查)计算使得丢失数据得以恢复,且基于RDMA架构设计保证数据可靠稳定有效的传输,硬件PQ检验实现硬件加速算法和逻辑保证了数据传输的速度和存储系统的整体性能。达到了在数据存储出错时,对数据进行准确恢复的目的。 |
申请公布号 |
CN103034559A |
申请公布日期 |
2013.04.10 |
申请号 |
CN201210550776.1 |
申请日期 |
2012.12.18 |
申请人 |
无锡众志和达存储技术股份有限公司 |
发明人 |
张庆敏;张衡;胡刚 |
分类号 |
G06F11/10(2006.01)I |
主分类号 |
G06F11/10(2006.01)I |
代理机构 |
北京中恒高博知识产权代理有限公司 11249 |
代理人 |
姜万林 |
主权项 |
一种基于RDMA架构设计的PQ检验模块,其特征在于,所述PQ硬件校验模块是作数据P检验和Q检验的数据恢复模块,PQ硬件校验模块通过FPGA硬件逻辑实现了P检验硬件算法和Q检验硬件算法,通过对RDMA系统架构的RDMA状态机缓存数据和状态控制信息硬件接口进行硬件逻辑的PQ检验硬件算法实现,同时将PQ检验的值与数据并发到系统内存,并存入到系统相应存储介质中去,包括P校验模块和Q校验模块。 |
地址 |
214028 江苏省无锡市新区震泽路18号无锡国家软件园金牛座A栋6层 |