发明名称 实现少子存储层沟槽型IGBT的工艺方法
摘要 本发明公开了一种实现少子存储层沟槽型IGBT的工艺方法,包括:1)在N型硅片上淀积第一硬掩膜,定义出浅沟槽的图案,刻蚀打开第一硬掩膜;2)形成浅沟槽;3)形成N型少子存储层区;4)去除第一硬掩膜;5)打开第二硬掩膜;6)形成深沟槽,去除第二硬掩膜;7)形成栅极;8)形成少子存储层IGBT的P阱区;9)形成N+区;10)引出栅极电极和发射极电极;11)N型硅片的正面工艺完成后,硅片背面减薄,在硅片背面形成FS区和P+区后,硅片背面蒸发金属,形成集电极。本发明不通过外延或者高能注入的手段形成少子存储层区,靠近IGBT沟道的区域少子浓度较低,减小对IGBT阈值电压的影响。
申请公布号 CN103035521A 申请公布日期 2013.04.10
申请号 CN201210436186.6 申请日期 2012.11.05
申请人 上海华虹NEC电子有限公司 发明人 迟延庆
分类号 H01L21/331(2006.01)I;H01L21/265(2006.01)I 主分类号 H01L21/331(2006.01)I
代理机构 上海浦一知识产权代理有限公司 31211 代理人 高月红
主权项 一种实现少子存储层沟槽型IGBT的工艺方法,其特征在于,包括步骤:1)在作为衬底的N型硅片上,淀积一层二氧化硅作为第一硬掩膜后,光罩定义出浅沟槽的图案,通过刻蚀打开第一硬掩膜;2)采用干法刻蚀工艺,对第一硬掩膜打开的区域进行沟槽刻蚀,形成深度为2~4μm的浅沟槽;3)在浅沟槽底部周围区域,进行N杂质注入和推进,形成一个互联的N型少子存储层区;4)采用湿法刻蚀,去除剩余的第一硬掩膜;5)在N型硅片上,重新淀积一层二氧化硅作为第二硬掩膜后,光罩定义出深沟槽的图案,通过刻蚀打开第二硬掩膜;6)采用干法刻蚀工艺,对第二硬掩膜打开的区域进行沟槽刻蚀,形成一定深度的深沟槽,并采用湿法刻蚀工艺,去除剩余第二硬掩膜;7)在N型硅片上、浅沟槽和深沟槽的内壁,依次沉积一层氧化硅和掺杂多晶硅后,通过刻蚀,形成栅极;8)对整个N型硅片进行P杂质注入和推进,形成少子存储层IGBT的P阱区;9)通过光刻定义出N型区域,随后通过N型杂质注入形成N+区;10)在N型硅片上,淀积一层二氧化硅介质,通过光刻和刻蚀定义出金属连接区域后,引出栅极电极和发射极电极;11)在整个N型硅片表面淀积一层或多层绝缘介质膜,然后通过光刻和干法刻蚀工艺形成钝化保护层;然后,将N型硅片反转,进行N型硅片背面减薄,在硅片背面依次注入N型杂质和P型杂质形成FS区和P+区后,在N型硅片的背面蒸发金属,形成集电极。
地址 201206 上海市浦东新区川桥路1188号