| 发明名称 | 利用4层系叠层体进行的半导体器件的制造方法 | ||
| 摘要 | 本发明提供在半导体器件的光刻工序中在光致抗蚀剂的下层中使用的叠层体和使用该叠层体的半导体器件的制造方法。本发明的半导体器件的制造方法包括下述工序：在半导体基板上按照有机下层膜(A层)、含硅的硬掩模(B层)、有机防反射膜(C层)和光致抗蚀剂膜(D层)的顺序叠层各层的工序。包括使光致抗蚀剂膜(D层)形成抗蚀剂图形，按照抗蚀剂图形来蚀刻有机防反射膜(C层)，利用构图化了的有机防反射膜(C层)来蚀刻含硅的硬掩模(B层)，利用构图化了的含硅的硬掩模(B层)来蚀刻有机下层膜(A层)，利用构图化了的有机下层膜(A层)来加工半导体基板的工序。 | ||
| 申请公布号 | CN101523292B | 申请公布日期 | 2013.04.10 |
| 申请号 | CN200780037889.9 | 申请日期 | 2007.10.12 |
| 申请人 | 日产化学工业株式会社 | 发明人 | 竹井敏;中岛诚;境田康志;今村光;桥本圭祐;岸冈高广 |
| 分类号 | G03F7/11(2006.01)I;G03F7/40(2006.01)I;H01L21/027(2006.01)I;H01L21/3205(2006.01)I | 主分类号 | G03F7/11(2006.01)I |
| 代理机构 | 北京市中咨律师事务所 11247 | 代理人 | 段承恩;田欣 |
| 主权项 | 1.一种半导体器件的制造方法，包括在半导体基板上按照有机下层膜A层、含硅的硬掩模B层、有机防反射膜C层和光致抗蚀剂膜D层的顺序叠层各层的工序，所述含硅的硬掩模B层含有含硅聚合物(b)，所述含硅聚合物(b)含有聚硅烷(b1)、聚硅氧烷(b2)、聚碳硅烷(b3)或它们的组合，所述聚硅烷(b1)包含式(b1-1)、式(b1-2)或它们的组合，<img file="FSB00000930964700011.GIF" wi="305" he="267" />式(b1-1)式中、各R分别独立地表示氢原子、羟基、碳原子数1～10的环状或链状烷基、碳原子数1～10的烷氧基、碳原子数7～15的芳烷基、碳原子数6～14的芳基、碳原子数7～15的芳基氧基烷基、碳原子数2～10的链烯基或碳原子数2～10的烷氧基烷基，m为重复单元的数，表示10～300，<img file="FSB00000930964700012.GIF" wi="274" he="250" />式(b1-2)式中、R和m与式(b1-1)中定义有相同的含义，所述聚硅氧烷(b2)是式(b2-1)、式(b2-2)、式(b2-3)或它们的组合，<img file="FSB00000930964700013.GIF" wi="518" he="286" />式(b2-1)式中、R和m与式(b1-1)中定义表示相同的含义，<img file="FSB00000930964700014.GIF" wi="556" he="358" />式(b2-2)式中、R和m与式(b1-1)中定义表示相同的含义，<img file="FSB00000930964700021.GIF" wi="556" he="264" />式(b2-3)式中、m与式(b1-1)中定义表示相同的含义，所述聚碳硅烷(b3)是式(b3-1)、式(b3-2)或它们的组合，<img file="FSB00000930964700022.GIF" wi="382" he="221" />式(b3-1)式中、R和m与式(b1-1)中定义表示相同的含义，<img file="FSB00000930964700023.GIF" wi="635" he="220" />式(b3-2)式中、R和m与式(b1-1)中定义具有相同的意义，n是重复单元的数，表示1～10。 | ||
| 地址 | 日本东京都 | ||