位线合并的增益单元eDRAM单元及存储器

摘要

本发明属于动态随机存储器(DRAM)技术领域，具体为一种位线合并的增益单元eDRAM单元及存储器。本发明提供的增益单元eDRAM单元包括读MOS晶体管、写MOS晶体管、写字线、读字线、等效寄生电容以及一条位线，使用该条位线代替现有技术增益单元eDRAM单元的写位线和读位线，由于只包括一条位线，具有单元面积小的特点，并且在写位线和读位线合并后不影响增益单元eDRAM单元的存储特性。使用增益单元eDRAM单元的增益单元eDRAM具有存储密度相对高的特点。

主权项

一种增益单元eDRAM单元的读操作方法，该增益单元eDRAM单元包括读MOS晶体管、写MOS晶体管、写字线、读字线以及等效寄生电容，写MOS晶体管的栅极连接于所述写字线，并且还包括一条位线，写MOS晶体管的漏端/源端连接于所述位线，写MOS晶体管的源端/漏端连接于所述等效寄生电容的存储电荷端，读MOS晶体管的栅极连接于所述等效寄生电容的存储电荷端，读MOS晶体管的漏端/源端连接于所述位线，读MOS晶体管的源端/漏端连接于读字线；其中，所述读MOS晶体管和写MOS晶体管为NMOS晶体管，所述等效寄生电容是写MOS晶体管的有源区寄生电容和/或者读MOS晶体管的栅电容；其特征在于，对所述的增益单元eDRAM单元读数据“0”时，写字线和读字线的电压置0伏，位线的电压先预充电至Vdd，在读MOS晶体管关断条件下，位线不放电，位线的电压维持在Vdd；对所述的增益单元eDRAM单元读数据“1”时，写字线和读字线的电压置0伏，位线的电压先预充电至Vdd，由于读MOS晶体管导通，位线通过读MOS晶体管放电，在读MOS晶体管组成的读出放大电路的钳位作用下，位线的电位下降至(Vdd‑ΔV2)伏；其中，Vdd是指标准电源电压，ΔV2是指读“1”时指位线电压的下降量，其等于NMOS晶体管的阈值电压。