发明名称 提高闪存中控制栅极对浮栅耦合系数的方法
摘要 本发明提供了一种提高闪存中控制栅极对浮栅耦合系数的方法,包括:浮栅层形成步骤,用于在硅片的有源区两侧形成高于有源区表面的浅沟槽隔离,并在有源区表面上依次形成栅极氧化物层和浮栅层;附加层形成步骤,用于在浮栅层表面以及浅沟槽隔离表面形成附加层;侧壁隔离物形成步骤,用于刻蚀附加层,从而在浅沟槽隔离的侧壁上形成侧壁隔离物;浮栅层刻蚀步骤,用于利用侧壁隔离物对浮栅层进行刻蚀,从而在浮栅层中形成凹槽;侧壁隔离物去除步骤,用于去除侧壁隔离物。
申请公布号 CN103021957A 申请公布日期 2013.04.03
申请号 CN201210576924.7 申请日期 2012.12.26
申请人 上海宏力半导体制造有限公司 发明人 张雄
分类号 H01L21/8247(2006.01)I;H01L21/336(2006.01)I 主分类号 H01L21/8247(2006.01)I
代理机构 上海思微知识产权代理事务所(普通合伙) 31237 代理人 郑玮
主权项 一种提高闪存中控制栅极对浮栅耦合系数的方法,其特征在于包括:浮栅层形成步骤,用于在硅片的有源区两侧形成高于有源区表面的浅沟槽隔离,并在有源区表面上依次形成栅极氧化物层和浮栅层;附加层形成步骤,用于在浮栅层表面以及浅沟槽隔离表面形成附加层;侧壁隔离物形成步骤,用于刻蚀附加层,从而在浅沟槽隔离的侧壁上形成侧壁隔离物;浮栅层刻蚀步骤,用于利用侧壁隔离物对浮栅层进行刻蚀,从而在浮栅层中形成凹槽;侧壁隔离物去除步骤,用于去除侧壁隔离物。
地址 201203 上海市浦东新区张江高科技园区郭守敬路818号