发明名称 |
沟槽型金属-氧化物-半导体势垒肖特基器件的形成方法 |
摘要 |
本发明公开了一种沟槽型金属-氧化物-半导体势垒肖特基器件的形成方法,该方法中肖特基势垒接触开口是利用第一刻蚀及第二刻蚀两个步骤形成,且在第一刻蚀步骤中阻挡层作为刻蚀终点检测结构,因此可以实现第一刻蚀刻蚀终点的精确控制;另外,不需要测量介电层的厚度并根据测量厚度的不同来利用不同的刻蚀时间进行第一刻蚀,使得肖特基势垒接触开口的形成方法更为简单。由于第一刻蚀可以准确地停止在阻挡层上,故在第一刻蚀步骤之后的第二刻蚀步骤中仅通过控制第二刻蚀工艺参数即可确定肖特基势垒接触开口进入半导体区的部分的深度,使得肖特基势垒接触开口进入半导体区的部分的深度能更精确地控制,进而提高了器件的性能的稳定性。 |
申请公布号 |
CN103021867A |
申请公布日期 |
2013.04.03 |
申请号 |
CN201210564065.X |
申请日期 |
2012.12.21 |
申请人 |
上海宏力半导体制造有限公司 |
发明人 |
贾璐 |
分类号 |
H01L21/336(2006.01)I |
主分类号 |
H01L21/336(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
骆苏华 |
主权项 |
一种沟槽型金属‑氧化物‑半导体势垒肖特基器件的形成方法,其特征在于,包括:提供半导体衬底,其上方设置有半导体区,所述半导体衬底包括沟槽晶体管区域及肖特基势垒区域,其中,沟槽晶体管区域的半导体区内形成有沟槽晶体管,肖特基势垒区域的半导体区内形成有被栅极材料层填充的第一沟槽;在所述半导体区上形成阻挡层及位于所述阻挡层上方的介电层;在所述介电层上形成图形化光刻胶层,肖特基势垒区域的部分介电层未被所述图形化光刻胶层覆盖,以所述图形化光刻胶层为掩模对所述介电层进行第一刻蚀以形成暴露出所述阻挡层的开口;以所述图形化光刻胶层为掩模进行第二刻蚀,以形成暴露出所述栅极材料层及半导体区的肖特基势垒接触开口;去除所述图形化光刻胶层之后,在所述介电层及肖特基势垒接触开口上形成金属层,所述肖特基势垒接触开口下方的半导体区与所述金属层接触,以形成肖特基势垒。 |
地址 |
201203 上海市浦东新区浦东张江高科技园区祖冲之路1399号 |