| 发明名称 | 纠错器件及其方法 | ||
| 摘要 | 公开了一种用于纠错的器件及其方法。该方法包括在纠错器件的第一操作阶段期间从存储器件(104)、(106)重获原始数据。通过连接多种存储器件(104)、(106)的总线接口器件(110)重获原始数据。在第二操作阶段期间，将原始数据从总线接口器件输出到总线主控器(102)。另外，计算纠错数据(108)，并在第二操作阶段期间对原始数据执行纠错(112)。通过在执行纠错之前重获原始数据，以及通过在相同的操作阶段期间输出原始数据并校正原始数据，可从存储器件(104)、(106)更快地重获数据。 | ||
| 申请公布号 | CN101536110B | 申请公布日期 | 2013.04.03 |
| 申请号 | CN200780010978.4 | 申请日期 | 2007.02.22 |
| 申请人 | 飞思卡尔半导体公司 | 发明人 | 阿尼斯·M·贾拉尔;吉姆·C·纳什 |
| 分类号 | G06F11/00(2006.01)I | 主分类号 | G06F11/00(2006.01)I |
| 代理机构 | 中原信达知识产权代理有限责任公司 11219 | 代理人 | 刘光明;穆德骏 |
| 主权项 | 一种用于纠错器件的方法，包括：在第一操作阶段期间从第一存储器件重获第一未被校正的数据；基于与所述第一未被校正的数据相关的第一纠错码(ECC)数据计算第一纠错数据，在不同于所述第一操作阶段的第二操作阶段期间计算所述第一纠错数据；在所述第二操作阶段期间从总线接口器件输出所述第一未被校正的数据，所述总线接口器件耦合在总线和多个不同的存储器件之间；在所述第二操作阶段期间基于纠错模块处的所述第一纠错数据对输出的第一未被校正的数据执行纠错，以确定第一校正的数据；以及在第三操作阶段期间向总线主控器提供所述第一校正的数据。 | ||
| 地址 | 美国得克萨斯 | ||