发明名称 |
叠栅式快闪存储器的制作方法 |
摘要 |
一种叠栅式快闪存储器的制作方法,包括:提供半导体衬底,在所述半导体衬底上形成具有开口的膜层,所述开口定义叠栅结构的空间;在所述开口中形成隧穿介质层、位于所述隧穿介质层上的浮栅、位于所述浮栅上的栅间介质层、位于所述栅间介质层上的控制栅;去除所述膜层,在所述隧穿介质层、浮栅、栅间介质层和控制栅周围形成第一侧墙;形成第一侧墙后,在所述隧穿介质层、浮栅、栅间介质层和控制栅两侧的衬底中形成源极、漏极。采用本发明的制作方法可提高工艺稳定性和器件性能,并具有更好的可微缩性。 |
申请公布号 |
CN103021868A |
申请公布日期 |
2013.04.03 |
申请号 |
CN201210564088.0 |
申请日期 |
2012.12.21 |
申请人 |
上海宏力半导体制造有限公司 |
发明人 |
张雄 |
分类号 |
H01L21/336(2006.01)I;H01L21/28(2006.01)I |
主分类号 |
H01L21/336(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
骆苏华 |
主权项 |
一种叠栅式快闪存储器的制作方法,其特征在于,包括:提供半导体衬底,在所述半导体衬底上形成具有开口的膜层,所述开口定义叠栅结构的空间;在所述开口中形成隧穿介质层、位于所述隧穿介质层上的浮栅、位于所述浮栅上的栅间介质层、位于所述栅间介质层上的控制栅;去除所述膜层,在所述隧穿介质层、浮栅、栅间介质层和控制栅周围形成第一侧墙;形成第一侧墙后,在所述隧穿介质层、浮栅、栅间介质层和控制栅两侧的衬底中形成源极、漏极。 |
地址 |
201203 上海市浦东新区浦东张江高科技园区祖冲之路1399号 |