发明名称 半导体装置
摘要 提供一种半导体装置,能提高耐压并降低导通电阻。一个实施方式的半导体装置具备第1区域和第2区域。第1区域具备:MOSFET的漏电极;半导体基板,具有第1杂质浓度;第1半导体层,具有比第1杂质浓度小的第2杂质浓度;第2半导体层,形成于第1半导体层的表面,具有比第1杂质浓度小且比第2杂质浓度大的第3杂质浓度;多个第1沟槽;第3半导体层,与第1沟槽邻接;第4半导体层,与第1沟槽邻接;栅电极层,作为MOSFET的栅电极发挥功能;和MOSFET的源电极,与第4半导体层相接。第2区域具备:半导体基板;第1半导体层,具有第2杂质浓度;第1绝缘层,形成于第1半导体层的上表面;和源电极,形成于第1绝缘层的上表面。
申请公布号 CN103022130A 申请公布日期 2013.04.03
申请号 CN201210315126.9 申请日期 2012.08.30
申请人 株式会社东芝 发明人 松冈长;一关健太郎;早瀬茂昭;佐藤信幸
分类号 H01L29/78(2006.01)I;H01L29/06(2006.01)I 主分类号 H01L29/78(2006.01)I
代理机构 中国国际贸易促进委员会专利商标事务所 11038 代理人 金光华
主权项 一种半导体装置,其特征在于,具备作为MOSFET而发挥功能的第1区域、和与所述第1区域邻接的第2区域,所述第1区域具备:所述MOSFET的漏电极;第1导电类型的半导体基板,与所述漏电极电连接并且具有第1杂质浓度;第1导电类型的第1半导体层,形成在所述半导体基板上,具有比所述第1杂质浓度小的第2杂质浓度;第1导电类型的第2半导体层,形成于所述第1半导体层的表面,具有比所述第1杂质浓度小并且比所述第2杂质浓度大的第3杂质浓度;从所述第2半导体层的上表面侧形成的多个第1沟槽;第2导电类型的第3半导体层,形成于所述第2半导体层的表面,并与所述第1沟槽邻接;第1导电类型的第4半导体层,形成于所述第3半导体层的表面,并与所述第1沟槽邻接;第1绝缘层,沿着所述第1沟槽的内壁而形成;栅电极层,设置在所述第1绝缘层中,隔着所述第1绝缘层而与所述第3半导体层相对,作为所述MOSFET的栅电极而发挥功能;沟槽源电极层,形成为隔着所述第1绝缘层而填埋所述第1沟槽;以及所述MOSFET的源电极,与所述第4半导体层相接,并且与所述沟槽源电极层电连接,所述第2区域具有:所述半导体基板;所述第1半导体层;以在所述第1半导体层的上表面延长的方式形成的所述第1绝缘层;以及以在所述第1绝缘层的上表面延长的方式形成的所述源电极,所述第2区域的所述第1半导体层具有所述第2杂质浓度。
地址 日本东京都