超低功耗键扫式状态选择电路

摘要

本发明公开一种超低功耗键扫式状态选择电路，包括上拉管、沿产生电路以及锁存电路；沿产生电路的输入端连接时钟信号，输出端与上拉管的栅极连接；上拉管为PMOS管，其源极连接电源电压，其漏极与锁存电路的输入端连接；锁存电路的输入端引出引脚，输出端连接内部电路。本发明使用时钟电路内部的时钟信号，通过简单的沿产生电路，产生出脉宽可控的扫描信号对端口信号进行扫描，功耗仅来自于脉冲信号有效期间，完全解决了为了实现低功耗而引起的生产成本提高以及可靠性下降的问题。结构简单易于实现，占用版图面积小，基本不增加电路成本，具有更低的功耗以及更高的可靠性。

主权项

一种超低功耗键扫式状态选择电路，其特征在于：包括上拉管、沿产生电路以及锁存电路；所述沿产生电路的输入端连接时钟信号，沿产生电路的输出端与上拉管的栅极连接；所述上拉管为PMOS管，上拉管的源极连接电源电压，上拉管的漏极与锁存电路的输入端连接；所述锁存电路的输入端引出引脚，锁存电路的输出端连接内部电路。