发明名称 分栅快闪存储器及其形成方法
摘要 本发明提供一种分栅快闪存储器及其形成方法。分栅快闪存储器的形成方法包括:衬底上依次形成第一介质层、浮栅层;浮栅层上形成分立的第二介质层,第二介质层所在的区域为字线区;第二介质层周围形成第一侧墙,相邻第一侧墙之间的区域为源极线区;以第一侧墙为掩膜,刻蚀浮栅层和第一介质层至衬底;在源极线区形成源极线;去除第二介质层、及第二介质层下面的浮栅层和第一介质层,形成浮栅和浮栅介质层;在与字线区相邻的浮栅顶部尖端处以下的浮栅侧壁形成第三介质层;形成隧穿介质层,覆盖衬底、第三介质层、浮栅、第一侧墙和源极线表面;在字线区隧穿介质层上形成字线。采用本发明的方法可以提高擦除性能、降低施加在字线上的电压并节省功耗。
申请公布号 CN103021952A 申请公布日期 2013.04.03
申请号 CN201210559669.5 申请日期 2012.12.20
申请人 上海宏力半导体制造有限公司 发明人 张雄
分类号 H01L21/8247(2006.01)I;H01L27/115(2006.01)I 主分类号 H01L21/8247(2006.01)I
代理机构 北京集佳知识产权代理有限公司 11227 代理人 骆苏华
主权项 一种分栅快闪存储器的形成方法,其特征在于,包括:提供半导体衬底,所述半导体衬底上依次形成有第一介质层、浮栅层,在所述浮栅层上形成分立的第二介质层,第二介质层所在的区域为字线区;在所述第二介质层周围形成第一侧墙,相邻两个第一侧墙之间的区域为源极线区;以第一侧墙为掩膜,刻蚀所述浮栅层和第一介质层至半导体衬底;在源极线区形成源极线;去除第二介质层、及第二介质层下面的浮栅层和第一介质层,形成浮栅和浮栅介质层;在与字线区相邻的浮栅顶部尖端处以下的浮栅侧壁形成第三介质层;形成隧穿介质层,覆盖半导体衬底、第三介质层、浮栅、第一侧墙和源极线表面;在字线区的隧穿介质层上形成字线。
地址 201203 上海市浦东新区浦东张江高科技园区祖冲之路1399号