发明名称 滑动窗口、基于区块的分支目标地址高速缓冲存储器
摘要 一种滑动窗口、基于区块的分支目标地址高速缓冲存储器(BTAC)包括多个条目,每一条目与含有至少一个已被评估为经采取的分支指令的指令区块相关联,且具有与所述区块中的第一指令的地址相关联的标签。所述区块每一者对应于从例如I-高速缓冲存储器等存储器获取的指令群组。在分支指令包含在两个或两个以上获取群组中处,其也包含在与BTAC条目相关联的两个或两个以上指令区块中。所述滑动窗口、基于区块的BTAC通过存储与不同的指令区块(其每一者含有所述经采取的分支指令中的至少一者)相关联的BTAC条目而允许存储处于同一指令区块中的两个或两个以上经采取的分支指令的分支目标地址(BTA),而不需要在每一BTAC条目中提供多个BTA存储空间。
申请公布号 CN103019652A 申请公布日期 2013.04.03
申请号 CN201210473534.7 申请日期 2007.05.31
申请人 高通股份有限公司 发明人 罗德尼·韦恩·史密斯;詹姆斯·诺里斯·迪芬德费尔;布莱恩·迈克尔·斯坦普尔;托马斯·安德鲁·萨托里乌斯
分类号 G06F9/38(2006.01)I 主分类号 G06F9/38(2006.01)I
代理机构 北京律盟知识产权代理有限责任公司 11287 代理人 刘国伟
主权项 一种预测包含在指令高速缓冲存储器I‑cache的指令线中的分支指令的方法,其包括:仅当将有一分支指令评估为被采取时,才将第一分支目标地址高速缓冲存储器BTAC条目存储在所述BTAC中,其中所述分支指令和第二分支指令位于第一指令区块中,所述第一指令区块存储在所述I‑cache的线中;仅当将所述第二分支指令评估为被采取时,才将第二BTAC条目存储在所述BTAC中,其中具有所述第二分支指令的第二指令区块存储在所述I‑cache的一个或多个线中且与所述第一指令区块重叠;其中所述第一BTAC条目包括第一标签字段,所述第一标签字段具有所述第一指令区块中的第一指令的全指令地址,且所述第二BTAC条目包括第二标签字段,所述第二标签字段具有存储于所述I‑cache线中的任意全指令地址的所述第二指令区块的全指令地址;从始于所述第二指令区块的所述全指令地址的所述I‑cache中获取指令群组,将所述全指令地址与BTAC条目的标签字段进行比较以确定与所述第二标签字段的匹配;以及一旦确定与所述第二标签字段的匹配,就使用所述第二BTAC条目中的指示符以确定所述第二指令区块中的哪一个指令是所述第二经采取的分支指令;并且,从存储在所述第二BTAC条目中的所述分支目标地址中获取指令。
地址 美国加利福尼亚州