一种具有无缝测量能力的数字示波器

摘要

本发明一种具有无缝测量能力的数字示波器，通过进一步改进数字示波器的体系结构，优化数字示波器的处理机制，使其同时满足无缝采集存储、无缝数据处理和无缝图像显示的要求。即在现有高波形捕获率数字示波器数据处理任务软、硬件分工，并行执行的体系结构基础上，进一步改进采集存储、数据处理和图像显示三个模块，提出了一种可根据前端ADC采样速率和无缝测量要求，自动在后端FPGA中合理配置采集存储器和数据处理器资源、优化数据存取和处理机制、改进图像显示方式的新型数字示波器，该数字示波器在更大程度上提高了波形捕获率，彻底消除了测量缝隙，真正具备了无缝测量能力。

主权项

一种具有无缝测量能力的数字示波器，包括：信号调理通道，用于将待测模拟信号调理到适合ADC转换的范围，并输出给ADC模块；ADC模块，用于对信号调理通道输出的调理后的模拟信号进行ADC转换，输出串行的采样数据；采集存储模块，用于采样数据的存储；数据处理模块，用于对存储的采样数据的处理，得到波形叠加绘制图像；图像显示模块，用于对波形叠加绘制图像进行存储，并通过液晶显示屏将波形图像显示出来；其特征在于：所述的采集存储模块包括一个采集存储控制器和一个存储器阵列；采集存储控制器根据ADC模块的当前采样速率S和存储器速率S1，计算串行的采样数据需要转换为并行采集数据的路数n，即n＝S/S1；存储器阵列由采集存储控制器根据计算的路数n将存储资源配置为2n个并行的存储器构成，每个存储器容量C＝L/n，其中L为数字示波器的存储深度；采集存储控制器对来自ADC模块的速率为S的串行采样数据执行串转并（降速）操作，转换为速率S1的n路并行采集数据；采集存储控制器首次将存储器阵列中的存储器1至存储器n设置为工作状态一，即存储器1至存储器n和降速后的第1路至第n路采集数据一一对应，存储器1至存储器n实时并行存储第1路至第n路采集数据；同时，采集存储控制器将存储器阵列中的存储器n+1至存储器2n设置为工作状态二，即存储器n+1至存储器2n对应数据处理模块的读取；当且仅当存储器1至存储器n同时存满C个数据时，采集存储控制器切换存储器1至存储器n和存储器n+1至存储器2n的工作状态，即将存储器1至存储器n设置为工作状态二，对应数据处理模块的读取，存储器n+1至存储器2n设置为工作状态一，与降速后的第1路至第n路采集数据一一对应，实时并行存储第1路至第n路采集数据；当且仅当存储器n+1至存储器2n同时存满C个数据时，采集存储控制器再 次切换存储器1至存储器n和存储器n+1至存储器2n的工作状态，即再次将存储器1至存储器n设置为工作状态一，与降速后的第1路至第n路采集数据一一对应，实时并行存储第1路至第n路采集数据；存储器n+1至存储器2n设置为工作状态二，存储器n+1至存储器2n对应数据处理模块的读取；这样交替对并行采集数据进行存储和读取；所述数据处理模块包括一个数据处理控制器和一个处理器阵列构成，处理器阵列由数据处理控制器根据并行采集数据的路数n将处理器资源配置为2n个并行的处理器构成；当且仅当采集存储模块的存储器1至存储器n首次同时存满C个数据时，数据处理模块启动数据处理流程：数据处理控制器计算并设置处理器速率S2，其中，满足处理器速率S2≥S1；数据处理控制器首次将处理器阵列中的处理器1至处理器n设置为工作状态一，即处理器1至处理器n和采集存储模块中的存储器1至存储器n一一对应，处理器1至处理器n实时并行读取处理存储器1至存储器n中的采集数据；同时，数据处理控制器将处理器阵列中的处理器n+1至处理器2n设置为工作状态二，即处理器n+1至处理器2n对应图像显示模块的读取；当且仅当处理器1至处理器n同时完成C个数据的读取和处理时，数据处理控制器切换处理器1至处理器n和处理器n+1至处理器2n的工作状态，即将处理器1至处理器n设置为工作状态二，对应图像显示模块的读取，处理器n+1至处理器2n设置为工作状态一，与采集存储模块中的存储器1至存储器n一一对应，实时并行读取处理存储器1至存储器n中的采集数据；当且仅当处理器n+1至处理器2n同时完成C个数据的读取和处理时，数据处理控制器再次切换处理器1至处理器n和处理器n+1至处理器2n的工作状态，即再次将处理器1至处理器n设置为工作状态一，与采集存储模块中的存储器1至存储器n一一对应，实时并行读取处理存储器1至存储器n中的采集数据，处理器n+1至处理器2n设置为工作状态二，对应图像显示模块的读取；这样交替对并行采集数据进行处理和读取；所述的图像显示模块包括一个图像显示控制器和两个外部显示存储器；图像显示控制器根据液晶显示屏的刷新速率S3，计算完成多幅波形叠加绘制的时 间参数T，其中T＝1/S3；图像显示控制器将时间参数T传递给数据处理模块，以便处理器阵列处理并行采集数据过程中的最后步骤即波形叠加绘制时，每次按时间T实时映射波形；当且仅当数据处理模块的处理器1至处理器n首次同时完成波形叠加绘制时，图像显示模块启动图像显示：图像显示控制器首次将显示存储器1设置为工作状态一，处理器阵列中的处理器1至处理器n将映射完成的波形图像存储到显示存储器1；同时，图像显示控制器将显示存储器2设置为工作状态二，即显示存储器2和液晶显示器对应，液晶显示屏读取显示存储器2的波形图像并刷新显示；T时间后，处理器阵列中的处理器n+1至处理器2n完成波形叠加绘制，液晶显示屏也正好完成波形图像的显示刷新，图像显示控制器切换显示存储器1和显示存储器2的工作状态，即将显示存储器1设置为工作状态二，显示存储器1和液晶显示器对应，液晶显示屏读取显示存储器1的波形图像并刷新显示，显示存储器2设置为工作状态一，即处理器阵列中的处理器n+1至处理器2n将映射完成的波形图像存储到显示存储器2；T时间后，处理器阵列中的处理器1至处理2n完成波形叠加绘制，液晶显示屏也正好完成波形图像的显示刷新，图像显示控制器切换显示存储器1和显示存储器2的工作状态，即将显示存储器1设置为工作状态一，处理器阵列中的处理器1至处理器n将映射完成的波形图像存储到显示存储器1；同时，图像显示控制器将显示存储器2设置为工作状态二，即显示存储器2和液晶显示屏对应，液晶显示屏读取显示存储器2的波形图像并刷新显示；这样交替对进行存储、读取显示。