发明名称 填充电路单元
摘要 一种填充电路单元,包含有一去耦合电容、一接低(tie low)电路与一接高(tie high)电路。其中去耦合电容包含一第一N型金属氧化物半导体(NMOS)晶体管与一第一P型金属氧化物半导体(PMOS)晶体管,且第一NMOS晶体管的源极/漏极是连接一第二电源,而第一PMOS晶体管的源极/漏极是连接一第一电源。接低电路包含一第二NMOS晶体管与一第二PMOS晶体管,接高电路则包含一第三NMOS晶体管与一第三PMOS晶体管。
申请公布号 CN101807912B 申请公布日期 2013.04.03
申请号 CN200910006377.7 申请日期 2009.02.16
申请人 联华电子股份有限公司 发明人 许振贤;王建国
分类号 H03K19/0944(2006.01)I 主分类号 H03K19/0944(2006.01)I
代理机构 北京市柳沈律师事务所 11105 代理人 蒲迈文
主权项 一种填充电路单元,包含有:一去耦合电容,包含一第一N型金属氧化物半导体NMOS晶体管与一第一P型金属氧化物半导体PMOS晶体管,该第一NMOS晶体管的源极和漏极连接一第二电源,且该第一PMOS晶体管的源极和漏极连接一第一电源;一接低电路,设于该第一PMOS晶体管及该第二电源之间,包含一第二NMOS晶体管与一第二PMOS晶体管,其中该第二NMOS晶体管的源极和漏极中的一个连接该第一PMOS晶体管的栅极、并且源极和漏极中的另一个连接该第二电源,该第二PMOS晶体管的源极和漏极中的一个及栅极连接第二NMOS晶体管的栅极、并且源极和漏极中的另一个连接该第一电源;以及一接高电路,设于该第一NMOS晶体管及该第一电源之间,包含一第三NMOS晶体管与一第三PMOS晶体管,其中该第三NMOS晶体管的源极和漏极中的一个及栅极连接该第三PMOS晶体管的栅极、并且源极和漏极中的另一个连接该第二电源,该第三PMOS晶体管的源极和漏极中的一个连接该第一NMOS晶体管的栅极、并且源极和漏极中的另一个连接该第一电源。
地址 中国台湾新竹科学工业园区