晶片内建终端装置及包含该晶片内建终端装置的半导体记忆装置

摘要

本发明揭示一种晶片内建终端(ODT)装置，其可减少用于传送校准码之线数目，以减少一包括该ODT装置的晶片尺寸。该ODT装置包括一校准电路，其经组态以产生一用于决定一终端电阻之校准码；一计数电路，其经组态以产生随着时间增加之计数码。该装置之一传送电路系经组态以回应于该等计数码，顺序地传送该等校准码。一接收电路系经组态以回应于该等计数码，自该传送电路顺序地接收该等校准码。该装置之一终端电阻电路经组态以使用一根据该等校准码决定之电阻来执行阻抗匹配。