发明名称 分立栅快闪存储器及其制造方法
摘要 一种分立栅快闪存储器及其制造方法,其中所述存储器包括:半导体衬底,所述半导体衬底具有第一表面区以及第二表面区;快闪存储单元,所述快闪存储单元包括:位于半导体衬底表面、第一表面区以及第二表面区之间的选择栅;分别形成于选择栅两个相对竖直侧,且对应于第一表面区、第二表面区的第一绝缘侧壁以及第二绝缘侧壁;覆盖半导体衬底第一表面区以及第二表面区的隧穿氧化层;位于第一绝缘侧壁外侧,且覆盖第一表面区上隧穿氧化层部分表面的浮栅;覆盖浮栅并与浮栅耦合的控制栅。与现有的分立栅快闪存储器相比,本发明节省了专用的擦除栅,结构以及读写操作更为简单,工艺易于实现,因而适于小尺寸下使用,满足器件按比例缩小的需求。
申请公布号 CN102044545B 申请公布日期 2013.03.27
申请号 CN200910197442.9 申请日期 2009.10.20
申请人 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 发明人 杨左娅;杨芸;洪中山;金达;陆维
分类号 H01L27/115(2006.01)I;H01L21/8247(2006.01)I 主分类号 H01L27/115(2006.01)I
代理机构 北京集佳知识产权代理有限公司 11227 代理人 李丽
主权项 一种分立栅快闪存储器,其特征在于,包括:半导体衬底,所述半导体衬底具有第一表面区以及第二表面区;快闪存储单元,所述快闪存储单元包括:位于半导体衬底表面、第一表面区以及第二表面区之间的选择栅;分别形成于选择栅两个相对竖直侧,且对应于第一表面区、第二表面区的第一绝缘侧壁以及第二绝缘侧壁;覆盖半导体衬底第一表面区以及第二表面区的隧穿氧化层;位于第一绝缘侧壁外侧,且覆盖第一表面区上隧穿氧化层部分表面的浮栅;覆盖浮栅并与浮栅耦合的控制栅。
地址 201203 上海市浦东新区张江路18号