一种时序修复方法

摘要

本发明通过采用对时钟通路的干预，使得数据通路的设计问题部分转移到时钟通路上，解决在集成电路应用中由时序电路的修复所带来的芯片设计面积加大的问题。包含步骤为：分析时序违反例的特点；分析有违反例的路径；所有以违反例起点为起点的路径有足够的建立时间余量，以及所有以违反例起点为终点的路径有足够的保持时间余量时，进入采用加大路径起点的时钟延时的方式来修复保持时序方式；所有以违反例终点为终点的路径有足够的建立时间余量，以及所有以违反例终点为起点的路径有足够的保持时间余量时，进入采用缩短路径终点的时钟延时的方式来修复保持时序的方式。本发明所提出的内容，选择不同的时钟延迟的设计方式，能有效降低集成电路芯片设计的电路复杂度，降低芯片的设计面积。

主权项

一种时序修复方法，其特征在于：包含以下实施步骤：（1）分析时序违反例的特点，找出违反例起点和终点及所属的时钟通路分支；所述违反例的特点包含以下条件之一即可进行下一步处理：①大量的违反例发生在两个物理划分之间的接口上，其相关寄存器或锁存器在各自的物理划分内部属于同一个时钟域；②大量的违反例发生在两个完全独立的时钟分支上；③大量的违反例发生在存储器相关的路径上；④大量的违反例发生在同一个起点上；⑤大量的违反例发生在同一个终点上；（2）分析有违反例的路径；（3）当所有以违反例起点为起点的路径有足够的建立时间余量，以及所有以违反例起点为终点的路径有足够的保持时间余量时，进入步骤（4）；当所有以违反例终点为终点的路径有足够的建立时间余量，以及所有以违反例终点为起点的路径有足够的保持时间余量时，进入步骤（5）；（4）采用加大路径起点的时钟延时的方式来修复保持时序；（5）采用缩短路径终点的时钟延时的方式来修复保持时序；（6）完成整个保持时序的修复。