发明名称 半导体存储器电路以及用于读取数据的控制方法
摘要 本发明公开了一种半导体存储器电路以及用于读取数据的控制方法,半导体存储器设备包括:第一存储器电路,其连接到第一位线、第二位线和字线;第一预充电控制电路,其连接到第一预充电控制线、第一位线和第二位线,并且基于来自第一预充电控制线的输入对第一位线和第二位线进行预充电;以及读取控制电路,其具有第一晶体管、第二晶体管、第三晶体管和第四晶体管,其中第四晶体管基于来自经充电的全局位线驱动器控制线的输入而开始导电,因此具有第一位线和第二位线的列被选择,并且保存在所述存储器电路之中连接到所驱动的字线的存储器电路中的信息被输出到第三位线。
申请公布号 CN101789261B 申请公布日期 2013.03.27
申请号 CN201010004280.5 申请日期 2010.01.20
申请人 富士通株式会社 发明人 篠原健介
分类号 G11C11/413(2006.01)I;G11C11/4091(2006.01)I 主分类号 G11C11/413(2006.01)I
代理机构 北京集佳知识产权代理有限公司 11227 代理人 朱胜;李春晖
主权项 一种半导体存储器设备,其包括:第一多个存储器电路,其连接到第一位线、第二位线和字线,并且保存信息;第一预充电控制电路,其连接到第一预充电控制线、所述第一位线和所述第二位线,并且基于来自所述第一预充电控制线的输入对所述第一位线和所述第二位线进行预充电;以及读取控制电路,其包括:第一晶体管,其具有连接到电源的源极端以及连接到读取列选择线的栅极端;第二晶体管,其具有连接到所述第一晶体管的漏极端的源极端、连接到所述第一位线的栅极端、以及连接到全局位线驱动器控制线的漏极端,并且基于来自所述读取列选择线的输入和所述第一位线的电势电平对所述全局位线驱动器控制线进行充电;第三晶体管,其具有连接到所述全局位线驱动器控制线的漏极端、连接到所述读取列选择线的栅极端、以及接地的源极端,并且基于列选择信号对所述全局位线驱动器控制线进行预放电;以及第四晶体管,其具有连接到第三位线的漏极端、连接到所述全局位线驱动器控制线的栅极端、以及接地的源极端,其中所述第四晶体管基于来自经充电的所述全局位线驱动器控制线的输入而开始导电,因此具有所述第一位线和所述第二位线的列被选择,并且在所述第一多个存储器电路之中连接到所驱动的字线的存储器电路中保存的信息被输出到所述第三位线。
地址 日本神奈川县