发明名称 阵列基板及其制作方法、显示装置
摘要 本发明公开了一种阵列基板制作方法,包括步骤:在基板上形成包括栅线、第一栅极、第二栅极、栅绝缘层、第一有源层及第二有源层的图形;形成包括数据线、第一源极、第一漏极、第二源极及第二漏极的图形,使第二栅极、栅绝缘层、第二有源层、第二源极及第二漏极形成静电疏导薄膜晶体管,且使每相邻两条数据线间形成至少一个所述静电疏导薄膜晶体管,以疏导数据线的静电;形成包括过孔、像素电极的图形;形成外围电路,且将第二栅极连接至外围电路的低电平信号端。还公开了一种阵列基板及显示装置。本发明通过在阵列基板在相邻两条数据线间增加至少一个薄膜晶体管,使静电逐级消耗下去,避免了阵列基板在制作过程中发生静电击穿,从而提高良率。
申请公布号 CN102983102A 申请公布日期 2013.03.20
申请号 CN201210513297.2 申请日期 2012.12.04
申请人 京东方科技集团股份有限公司;北京京东方显示技术有限公司 发明人 马禹
分类号 H01L21/77(2006.01)I;H01L27/12(2006.01)I 主分类号 H01L21/77(2006.01)I
代理机构 北京路浩知识产权代理有限公司 11002 代理人 王莹
主权项 一种阵列基板制作方法,其特征在于,包括步骤:在基板上形成包括栅线、第一栅极、第二栅极、栅绝缘层、第一有源层及第二有源层的图形;形成包括数据线、第一源极、第一漏极、第二源极及第二漏极的图形,第一栅极、栅绝缘层、第一有源层、第一源极及第一漏极形成驱动薄膜晶体管;第二栅极、栅绝缘层、第二有源层、第二源极及第二漏极形成静电疏导薄膜晶体管,且使每相邻两条数据线间形成至少一个所述静电疏导薄膜晶体管,以疏导数据线的静电;形成包括钝化层、过孔及像素电极的图形;形成外围电路,且将所述第二栅极连接至外围电路的低电平信号端。
地址 100015 北京市朝阳区酒仙桥路10号