一种用于半导体产品测试的缓冲驱动电路

摘要

本实用新型涉及半导体产品的测试技术领域，特别涉及一种用于半导体产品测试的缓冲驱动电路，其将待检信号通过电阻与第一运算放大器反相输入端连接，第一运算放大器的同相输入端通过电阻与地连接，所述第一运算放大器输出端通过电阻与第一运算放大器反相输入端连接同时通过电阻与第二运算放大器反相输入端连接；所述第二运算放大器的反相输入端通过电阻与地连接，所述第二运算放大器的同相输入端与地连接，所述第二运算放大器的输出端通过电阻与所述第二运算放大器的反相输入端连接，所述第二运算放大器与传输线路连接；本电路有效减少待检信号在传输过程中产生的谐波，使得检测单元能获得高保真的检测信号。

主权项

一种用于半导体产品测试的缓冲驱动电路，其特征在于：待检信号Ui输入端与电阻R1的一端连接，电阻R1的另一端与第一运算放大器OP1的反相输入端连接；所述第一运算放大器OP1的同相输入端通过电阻R2与地连接，所述第一运算放大器OP1输出端通过电阻R3与第一运算放大器OP1反相输入端连接，所述第一运算放大器OP1输出端与电阻R4一端连接；所述电阻R4的另一端与第二运算放大器OP2反相输入端连接；所述第二运算放大器OP2的反相输入端通过电阻R5与地连接，所述第二运算放大器OP2的同相输入端与地连接，所述第二运算放大器OP2的输出端通过电阻R6与所述第二运算放大器OP2的反相输入端连接，所述第二运算放大器OP2与传输线路连接。