| 主权项 |
一种接收串行数据的接收设备，所述接收设备包括：串‑并行转换电路，所述串‑并行转换电路按接收顺序来布置所述串行数据中的比特，以产生N比特宽的并行数据，N为大于等于2的整数；寄存器组，所述寄存器组包括：第一寄存器，所述第一寄存器存储所述N比特宽的并行数据的字；以及，一个或多个第二寄存器，将所述第一寄存器中存储的所述并行数据的所述字与并行时钟同步地依序移位并且存储到所述一个或多个第二寄存器；比较电路，所述比较电路将M比特已知模式与M比特存储模式进行比较，其中所述M比特存储模式中的每个均包括按接收顺序在所述寄存器组中存储的M个连续比特的，其中，M为大于2的整数，且N<M；以及检测电路，其中：所述串行数据包括多个连续块，所述多个连续块中的每个均具有所述M比特已知模式；如果：在所述并行时钟的第一周期期间，所述比较电路检测到在所述已知模式和所述存储模式中的第一个之间的第一匹配，其中所述存储模式中的所述第一个起始于比特的特定范围的前侧第K比特，所述比特的特定范围包括按接收顺序在所述寄存器组中存储的N个连续比特，其中，K=0至N‑1之间的整数，含端值；并且，在由K、N、Q和R所确定的所述并行时钟的特定周期期间，所述比较电路进一步检测到在所述已知模式和所述存储模式中的第二个之间的第二匹配，其中，Q是M/N的商，并且R是M/N的余数，Q为大于等于1的整数，R为0到N‑1之间的整数，含端值，所述存储模式中的所述第二个起始于由所述比特的特定范围和K、N和R所确定的特定比特，则所述检测电路检测到所述接收设备已经正确地接收到所述串行 数据。 |
