发明名称 半导体装置及其制造方法
摘要 本发明的目的在于提供一种可以使IC芯片、LSI芯片等半导体芯片实现进一步的薄型化的技术。此外,本发明的目的还在于提供一种在三维半导体集成电路中通过使LSI芯片更薄型化且层叠而可以提高集成密度的技术。通过利用CMP等对形成有集成电路的半导体衬底进行研磨,在半导体衬底中形成脆弱层,然后通过分离半导体衬底的一部分,来使半导体衬底薄膜化,而取得具有至今未有的薄度的IC芯片、LSI芯片等半导体芯片。此外,通过层叠这种薄型化了的LSI芯片,并利用贯穿半导体衬底的布线使它们电连接,而取得集成密度提高的三维半导体集成电路。
申请公布号 CN101373722B 申请公布日期 2013.03.13
申请号 CN200810213610.4 申请日期 2008.08.22
申请人 株式会社半导体能源研究所 发明人 山崎舜平;汤川干央
分类号 H01L21/50(2006.01)I;H01L21/60(2006.01)I;H01L23/488(2006.01)I;H01L23/48(2006.01)I;H01L25/00(2006.01)I;H01L25/065(2006.01)I 主分类号 H01L21/50(2006.01)I
代理机构 上海专利商标事务所有限公司 31100 代理人 侯颖媖
主权项 一种半导体装置的制造方法,包括如下步骤:通过从其表面设置有元件形成层且嵌入有电连接到所述元件形成层的第一布线的第一半导体衬底的背面一侧照射离子,来在离所述第一半导体衬底的表面有预定深度的区域中形成脆弱层;通过沿着所述脆弱层分离所述第一半导体衬底的一部分,来形成具有所述元件形成层及所述第一布线的第一半导体衬底,同时使所述第一布线的一部分露出;将具有所述元件形成层及所述第一布线的所述第一半导体衬底和设置有第二布线的第二衬底以在其间夹住所述第一布线及所述第二布线的方式层叠;以及通过利用粘结所述第一布线的一部分和所述第二布线的导电材料,来使所述元件形成层和所述第二布线电连接。
地址 日本神奈川县