存储器阵列中的低电压数据路径

摘要

一种存储器的数据路径从存储器(12)的阵列(34)，通过读出放大器(36)，通过NOR门(18、26)，通过N沟道晶体管(20、28)并且通过提供输出的锁存器(14、16)。读出放大器(36)向NOR门提供互补数据，NOR门向N沟道晶体管(20、28)提供输出。NOR门(18、26)向锁存器(14、16)提供输出。这具有向一个反相器(14)的栅极和另一反相器(16)的漏极提供输出的效果。额外的P沟道晶体管(44、54)与锁存器的反相器(14、16)串联。由于NOR门(26)的输出，与漏极接收信号的反相器串联的P沟道晶体管(44)是不导通的，以阻挡电流流向为锁存器提供输入的N沟道晶体管(46、48)。电流阻挡减少了N沟道晶体管(46、48)须吸收的电流的量。这使得N沟道晶体管(46、48)即使在减小的电压下，仍是充分导通的，以使锁存器的状态翻转。

主权项

一种电路，包括：第一读出放大器，用于提供一组输出，其中所述组包括第一真实输出和第一互补输出；第一输入，耦合至所述第一真实输出；第二输入，耦合至所述第一互补输出；第一N沟道晶体管，包括连接至所述第一输入的栅极；第二N沟道晶体管，包括连接至所述第二输入的栅极；一对交叉耦合反相器，其中所述对包括：第一反相器，所述第一反相器包括第一P沟道晶体管和第三N沟道晶体管，所述第一P沟道晶体管的栅极和所述第三N沟道晶体管的栅极连接至第一节点，所述第一P沟道晶体管的第一电流端子和所述第三N沟道晶体管的第一电流端子连接至第二节点；第二反相器，所述第二反相器包括第二P沟道晶体管和第四N沟道晶体管，所述第二P沟道晶体管的栅极和所述第四N沟道晶体管的栅极连接至所述第二节点，所述第二P沟道晶体管的第一电流端子和所述第四N沟道晶体管的第一电流端子连接至所述第一节点；第三P沟道晶体管，包括连接至所述第一输入的栅极；和第四P沟道晶体管，包括连接至所述第二输入的栅极；其中所述第三P沟道晶体管和所述第一P沟道晶体管串联堆叠；并且其中所述第四P沟道晶体管和所述第二P沟道晶体管串联堆叠。