发明名称 非易失性存储器中的经分割的软编程
摘要 执行软编程以使一组已擦除存储器单元的阈值电压分布变窄。软编程可使存储器单元的阈值电压偏移而较接近于已擦除状态的验证电平。可通过软编程一组存储器单元的部分来软编程所述组存储器单元,以提供较一致的软编程速率及阈值电压。可将第一软编程脉冲施加到所述组存储器单元中的第一群组单元同时抑制软编程第二群组单元。接着可将第二软编程脉冲施加到所述第二群组单元同时抑制软编程所述第一群组单元。可将量值低于软编程脉冲的小的正电压施加到待抑制的所述群组单元。可选择所述小的正电压的大小,使得所述组存储器单元中的每一存储器单元在经受软编程时将经历来自相邻晶体管的类似的电容耦合效应。
申请公布号 CN101584006B 申请公布日期 2013.03.13
申请号 CN200780038267.8 申请日期 2007.10.08
申请人 桑迪士克科技公司 发明人 伊藤文利
分类号 G11C16/34(2006.01)I;G11C16/04(2006.01)I;G11C11/56(2006.01)I 主分类号 G11C16/34(2006.01)I
代理机构 北京律盟知识产权代理有限责任公司 11287 代理人 刘国伟
主权项 一种软编程非易失性存储器的方法,其中所述非易失性存储器包括一串位于第一选择栅极和第二选择栅极之间的至少两个串联耦合的非易失性存储元件,且其中每一非易失性存储元件连接到一字线,所述方法包含:将第一电压施加到所述第一选择栅极及将第二电压施加到所述第二选择栅极,所述第二电压大于所述第一电压;将软编程电压施加到所述非易失性存储元件的第一子组,同时抑制软编程所述非易失性存储元件的第二子组,其中所述抑制软编程所述非易失性存储元件的所述第二子组包括将第三电压施加到所述第二子组中的每一非易失性存储元件,所述第三电压:(i)等于所述第一电压或所述第二电压;或(ii)大于所述第一电压且小于所述第二电压;将所述软编程电压施加到所述第二子组,同时抑制软编程所述第一子组,其中所述抑制软编程所述第一子组包括将所述第三电压施加到所述第一子组中的每一非易失性存储元件;验证在将所述软编程电压施加到所述第一子组及将所述软编程电压施加到所述第二子组之后所述一串非易失性存储元件是否已经软编程;及如果所述一串非易失性存储元件未验证为已经软编程,则重复将所述软编程电压施加到所述第一子组及将所述软编程电压施加到所述第二子组中的至少一者;其中所述第一子组包括连接到字线WL2i的非易失性存储元件,其中i是一整数,且其中连接到字线WL0的非易失性存储元件是所述串的邻近于所述第一选择栅极的端部存储元件;且其中所述第二子组包括连接到字线WL2i+1的非易失性存储元件,其中i是一整数。
地址 美国德克萨斯州