发明名称 一种小尺寸线端间距的形成方法
摘要 本发明提供一种小尺寸线端间距的形成方法,其包括在半导体衬底上,形成栅氧介质层、多晶硅层、中间层、第一硬掩膜层、第二硬掩膜层、第一底部抗反射层及第一光刻胶,并图形化第一光刻胶;刻蚀第一底部抗反射层和第二硬掩膜层,形成第二硬掩模图形;涂布第二抗反射层和第二光刻胶,并图形化第二光刻胶;修剪图形化的第二光刻胶,并旋涂一层介质层,然后,刻蚀修剪后的第二光刻胶以形成第二光刻沟槽图形,将第二光刻沟槽图形转移至第二硬掩膜图形中;将第二硬掩模膜图形转移到多晶硅层中,最终形成小尺寸线端间距的多晶硅栅。因此,通过本发明的方法,不仅避免了光刻线端效应,同时还可以获得某一小尺寸的线端间距,提高了半导体集成电路的密度。
申请公布号 CN102969235A 申请公布日期 2013.03.13
申请号 CN201210510100.X 申请日期 2012.12.03
申请人 上海集成电路研发中心有限公司 发明人 胡红梅
分类号 H01L21/28(2006.01)I 主分类号 H01L21/28(2006.01)I
代理机构 上海天辰知识产权代理事务所(特殊普通合伙) 31275 代理人 吴世华;林彦之
主权项 一种小尺寸线端间距的形成方法,其特征在于,所述的方法包括如下步骤:步骤S1:在半导体衬底上,依序形成栅氧介质层、多晶硅层、中间层、第一硬掩膜层、第二硬掩膜层、第一底部抗反射层及第一光刻胶,并图形化所述第一光刻胶;步骤S2:刻蚀所述第一底部抗反射层和第二硬掩膜层,于所述第二硬掩膜层中形成第二硬掩模图形;步骤S3:在所述第二硬掩模图形上涂布第二底部抗反射层,其中,所述第二底部抗反射层完全覆盖于所述第二硬掩模图形上,以及于所述第二底部抗反射层上涂布第二光刻胶,并图形化所述第二光刻胶;步骤S4:修剪所述图形化的第二光刻胶,并于所述修剪后的第二光刻胶上旋涂一层介质层;步骤S5:去除所述修剪后的第二光刻胶以形成第二光刻沟槽图形,并将所述第二光刻沟槽图形传递至所述第二硬掩膜图形中;步骤S6:,经刻蚀最终形成小尺寸线端间距的多晶硅栅。
地址 201210 上海市浦东新区张江高斯路497号