| 摘要 |
〔课题〕本发明系当记忆元件系利用相变化膜时可实现高积体化，且相变化膜的形成较为容易的半导体装置及其制造方法。;〔解决手段〕在构成1记忆单元的区域AR1之MISFET、与其所相邻接MISFET的2个MISFET之间，MISFET的各源极将在半导体基板1的表面上呈绝缘且相邻接。然后，相变化膜10、与电阻率较低于相变化膜10电阻率的导电膜11所构成的积层构造，在半导体基板1表面的平面观中，将形成横跨二MISFET的各源极、及插塞8与插塞7。此外，该积层构造将具有朝半导体基板1表面平行延伸的布线功能，而导电膜11则将流通着半导体基板1表面平行方向的电流。 |
