记忆体控制电路、延迟量设定装置、延迟量设定方法以及电脑程式产品

摘要

一种可改变由一信号输入至该信号输出时之延迟量之可变延迟电路，其具有延迟该信号达第一延迟量之一第一延迟区段；延迟该信号达大于该第一延迟量之一第二延迟量之一第二延迟区段；及选择一信号路径之一延迟量选择器，此处当该延迟量超过可由该第一延迟量区段延迟之最大延迟量时，该延迟量为第一延迟量与第二延迟量之和。由单一信号输入至当该信号输出之延迟量可设定于一宽广范围，同时抑制电路的规模。