半导体记忆体之电容下电极的制备方法

摘要

一种半导体记忆体之电容下电极的制备方法，首先形成一第一堆叠结构于一半导体基板，而该半导体基板具有数个导电插塞。而后形成一第二堆叠结构于该第一堆叠结构之上面，接着形成数个由该第二堆叠结构之顶面延伸至该第一堆叠结构之底面的穿孔，该些穿孔暴露该些导电插塞，最后于该些穿孔之中依序设置导电金属板以及实心的导电柱体，导电金属板接触导电插塞及导电柱体，而每一导电柱体即为电容下电极；藉此，增加电容下电极的支撑应力，进而降低将来在电容下电极外部设置电容介电层以及电容上电极的困难度。