| 摘要 |
Multibit-Sigma-Delta-Wandler (1, 100) zum Wandeln eines analogen Eingangssignals (VIN) in ein digitales Ausgangssignal (VOUT) mit: a) einer Filtereinrichtung (5, 6) welche das mit einem Rückkopplungssignal (FBI) summierte Eingangssignal (VIN) zu einem Zwischensignal (Z1) filtert; b) einem Integrator (7), welcher das gefilterte mit einem inneren Rückkopplungssignal (FBI) summierte Zwischensignal (Z1, Z2, ZN-1) zu einem Quantisierereingangssignal (QIN) integriert; c) einer Quantisierereinrichtung (10), welche das Quantisierereingangssignal (QIN) zu dem digitalen Ausgangssignal (VOUT) quantisiert; d) einem inneren Rückkopplungs-Digital-Analog-Wandler (11), welcher das digitale Ausgangssignal (VOUT) direkt in das innere Rückkopplungssignal (FBI) wandelt, wobei in der inneren Rückkopplungsschleife, welche den inneren Rückkopplungs-Digital-Analog-Wandler (11) und die Quantisierungseinrichtung (10) umfasst, kein weiteres Schaltungselement vorgesehen ist, welches die Signallaufzeit verzögern könnte; e) einer DEM-Einrichtung (13), welche das digitale Ausgangssignal (VOUT) einem dynamischen Elementeabgleich unterzieht und ein abgeglichenes digitales Signal (VSO) ausgibt; und mit f) einem Rückkopplungs-Digital-Analog-Wandler (14), welcher das abgeglichene digitale Signal (VSO)...
|
