半导体器件及其制造方法

摘要

本发明提供一种半导体器件及其制造方法。该制造方法包括以下步骤：形成设置有浮栅、中间绝缘膜、及控制栅的闪存单元；形成第一杂质扩散区和第二杂质扩散区；将硅衬底和浮栅的表面热氧化；经由光致抗蚀剂图案的窗口蚀刻部分区域中的隧道绝缘膜；在部分区域中的第一杂质扩散区上形成金属硅化物层；形成覆盖闪存单元的层间绝缘膜；以及在层间绝缘膜的第一孔中形成连接到金属硅化物层的导电插塞。本发明能够防止器件隔离绝缘膜在蚀刻热绝缘膜时被蚀刻。

主权项

一种半导体器件，包括：半导体衬底；第一杂质扩散区和第二杂质扩散区，彼此间隔地形成于所述半导体衬底的表面层中；第三杂质扩散区和第四杂质扩散区，彼此间隔地形成于所述半导体衬底的表面层中，并且所述第三杂质扩散区和所述第四杂质扩散区的杂质浓度低于所述第一杂质扩散区和所述第二杂质扩散区的杂质浓度，其中所述第三杂质扩散区邻近所述第二杂质扩散区形成；热氧化膜，形成于所述第一杂质扩散区和所述第二杂质扩散区上以及位于所述第一杂质扩散区和第二杂质扩散区之间的所述半导体衬底上，以及形成于所述第三杂质扩散区和所述第四杂质扩散区上以及位于所述第三杂质扩散区和第四杂质扩散区之间的所述半导体衬底上，且所述第一杂质扩散区和所述第二杂质扩散区上热氧化膜的厚度厚于所述第三杂质扩散区和所述第四杂质扩散区上热氧化膜的厚度；闪存单元，是通过在所述热氧化膜上依次叠置由第一导电膜形成的浮栅、中间绝缘膜、由第二导电膜形成的控制栅而形成，并且所述闪存单元将所述第一杂质扩散区和所述第二杂质扩散区用作源/漏区；MOS晶体管，通过在所述半导体衬底上叠置栅极绝缘膜和栅电极而形成，并将所述的第三杂质扩散区和第四杂质扩散区作为源/漏区；绝缘侧壁，形成在所述浮栅旁较厚的所述热氧化膜上以及所述栅电极旁较薄的所述热氧化膜上；层间绝缘膜，覆盖所述闪存单元及所述MOS晶体管，并且设置有位于所述第一杂质扩散区之上的第一孔；以及第一导电插塞，形成于所述第一孔中，其中，从所述第一杂质扩散区的部分区域除去所述热氧化膜；在所述第一杂质扩散区的所述部分区域上形成有金属硅化物层；并且所述金属硅化物层与所述导电插塞连接。