发明名称 |
数字IC设计流程中实现自动化ECO网表的方法 |
摘要 |
数字IC设计流程中实现自动化ECO网表的方法,包括:在原有电路中提取待ECO数字电路,使用RTL描述ECO数字电路;通过EDA工具输出用来生成ECO修改脚本的报告;使用综合工具输出报告生成ECO修改脚本。本发明由于整个过程中只需要修改RTL描述,极少或者根本不需要手动书写ECO修改脚本,因此流程效率、实现自动、不易出错、ECO过程可以施加时序约束。 |
申请公布号 |
CN102129493B |
申请公布日期 |
2013.03.06 |
申请号 |
CN201110049943.X |
申请日期 |
2011.03.02 |
申请人 |
福州瑞芯微电子有限公司 |
发明人 |
刘欣 |
分类号 |
G06F17/50(2006.01)I |
主分类号 |
G06F17/50(2006.01)I |
代理机构 |
福州市鼓楼区京华专利事务所(普通合伙) 35212 |
代理人 |
翁素华 |
主权项 |
数字IC设计流程中实现自动化ECO网表的方法,其特征在于:包括如下步骤:步骤100:在原有电路中提取待ECO数字电路,使用RTL描述ECO数字电路;具体包括如下步骤:步骤101:首先在原始电路描述中找出待ECO逻辑的所有输入寄存器;步骤102:然后再在原始电路描述中找出待ECO逻辑的所有输出寄存器;步骤103:使用RTL描述模块,并将所有输入寄存器作为模块的输入,将所有输出寄存器作为模块的输出,并对其命名进行规定,使其命名和寄存器名完全相同;步骤104:在RTL描述的模块中,将代码修改成ECO后的逻辑描述;步骤200:通过EDA工具输出用来生成ECO修改脚本的报告;具体包括如下步骤:步骤201:首先使用EDA工具读入ECO后的RTL代码;步骤202:在EDA工具中指定使用的标准单元库;步骤203:指定需要满足的时序约束;步骤204:指定综合时NET/CELL的命名规则;步骤205:使用EDA工具进行综合,将RTL逻辑描述转换为使用标准单元库中的门描述的门级网表;步骤206:使用EDA工具中的报告输出命令,输出以下几个报告:所有NET信息,所有CELL信息,所有CONNECTION信息;步骤300:使用综合工具输出报告生成ECO修改脚本,具体包括如下步骤:步骤301:首先将删除原网表中的net和connection命令写入ECO修改脚本;步骤302:通过程序提取综合输出报告的NET/CELL/CONNECTION,并将相关命令写入ECO修改脚本;步骤303:通过ECO模块的输入输出命名识别其在网表中的前后级寄存器,其在综合ECO模块内的NET名,建立NET与前后级寄存器的连接,并将其动作通过命令行写入到ECO修改脚本。 |
地址 |
350000 福建省福州市鼓楼区软件大道89号18号楼 |