嵌入逻辑电路的分离栅极式快闪存储器及其制作方法

摘要

本发明提供一种嵌入逻辑电路的分离栅极式快闪存储器的制作方法，与单独的分离栅极式快闪存储器形成方法相比，只需再经过一次氧化硅淀积、一次多晶硅淀积、二次蚀刻、一次去除氧化硅层五个工艺即可在一块集成电路上同时制作分离栅极式快闪存储器、高压晶体管、逻辑晶体管；这使得三者的密度增大，集成化程度高，运行速度更快，同时集成芯片更小，从而降低了每个集成芯片的成本，且应用更广泛。此外，上述嵌入逻辑电路的分离栅极式快闪存储器形成过程中，高压晶体管栅极与逻辑晶体管栅极缺陷少，可以满足两者栅极质量的要求。相应的，本发明还提供一种嵌入逻辑电路的分离栅极式快闪存储器。

主权项

一种嵌入逻辑电路的分离栅极式快闪存储器的制作方法，其特征在于，包括：提供半导体基底，所述半导体基底包括三个区域：用于形成分离栅极式快闪存储器的第一区域，用于形成高压晶体管的第二区域，用于形成逻辑晶体管的第三区域；在所述半导体基底上形成第一绝缘层；在第一区域的第一绝缘层上形成一对依次叠加的浮置栅极、第二绝缘层、控制栅极、硬掩膜层，构成栅极叠层，所述栅极叠层的侧面覆盖侧墙；在形成有所述栅极叠层的第一绝缘层上淀积第一多晶硅层，所述第一多晶硅层的厚度为高压晶体管栅极所需厚度；在所述第一多晶硅层上淀积氧化硅层，所述氧化硅层与所述第一多晶硅层的厚度之和与所述栅极叠层的厚度相等；去除第一区域上的所述氧化硅层；在第二区域、第三区域的氧化硅层及第一区域上淀积第二多晶硅层；进行化学机械平坦化，以定义分离栅极式快闪存储器字线栅极、擦除栅极的厚度；去除第二区域、第三区域上残留的第二多晶硅层；去除第二区域、第三区域上的所述氧化硅层；去除第三区域上一定厚度的第一多晶硅层，以定义逻辑晶体管栅极的厚度；形成图形化光刻胶以定义分离栅极式快闪存储器字线栅极、高压晶体管栅极、逻辑晶体管栅极的区域，然后刻蚀形成分离栅极式快闪存储器字线栅极、高压晶体管栅极、逻辑晶体管栅极。