驱动电路、具备该驱动电路的显示装置以及显示装置的驱动方法

摘要

在移位寄存器(1)中，当触发器(11)的输出信号(Q)无效时，输出信号(Q)被输入时钟脉冲提取部(13a，13b)的NAND电路(15a，15b)，由此，防止时钟信号(CK，CKB)的周期性电平变化所引起的高电平输出用的逻辑导出路径和低电平输出用的逻辑导出路径的导通切换动作。

主权项

一种驱动电路，具备其各级包括有触发器和错误动作防止部的移位寄存器，上述各级通过上述错误动作防止部的MOS型的逻辑运算生成信号，该信号是下一级的上述触发器的置位信号且上一级的上述触发器的重置信号，并且，上述各级由上述触发器的输出信号生成作为显示面板的驱动信号的上述移位寄存器的输出信号，其中，在上述逻辑运算中使用上述触发器的输出信号、第一时钟信号和／或第二时钟信号，其特征在于，在上述触发器的输出信号无效时，对进行上述逻辑运算的逻辑运算电路输入上述触发器的输出信号，由此，在上述逻辑运算电路内的各逻辑导出级中进行上述逻辑运算，使得阻止由上述第一时钟信号和／或上述第二时钟信号的周期性电平变化所引起的多个逻辑导出路径间的导通切换动作，其中，上述多个逻辑导出路径的逻辑导出所使用的电源电压各异，上述第一时钟信号和上述第二时钟信号具有相等的高电平期间和低电平期间，上述第一时钟信号和上述第二时钟信号的相位彼此错开；关于上述逻辑运算，在上述移位寄存器的第奇数级或第偶数级中进行第一NAND运算并且进行第一NOR运算，该第一NAND运算是对上述触发器的输出信号和上述第一时钟信号的NAND运算，该第一NOR运算是对上述第一NAND运算的结果和上述第二时钟信号的NOR运算；在上述移位寄存器的其他级中进行第二NAND运算并且进行第二NOR运算，该第二NAND运算是对上述触发器的输出信号和上述第二时钟信号的NAND运算，该第二NOR运算是对上述第二NAND运算的结果和上述第一时钟信号的NOR运算。