发明名称 半导体装置的制造方法及半导体装置的制造系统
摘要 本发明提供半导体装置的制造方法及半导体装置的制造系统。将检查用基板的监测图案的目标空间比例确定为不同于1∶1的比例。将光谱库的空间比例的范围确定为包含目标空间比例而不包含1∶1的空间比例的范围。对检查用基板进行规定的处理,在被处理膜上形成监测图案。测量监测图案的尺寸。将监测图案的尺寸变换成1∶1的空间比例的被处理膜的图案的尺寸,基于变换出的被处理膜的图案的尺寸对规定的处理的处理条件进行修正。然后,以修正后的条件对晶圆进行规定的处理,在被处理膜上形成1∶1的空间比例的图案。
申请公布号 CN102959678A 申请公布日期 2013.03.06
申请号 CN201080059183.4 申请日期 2010.12.17
申请人 东京毅力科创株式会社 发明人 田中圭介;守屋真知
分类号 H01L21/027(2006.01)I;G03F7/38(2006.01)I;G03F7/40(2006.01)I;H01L21/3065(2006.01)I 主分类号 H01L21/027(2006.01)I
代理机构 北京林达刘知识产权代理事务所(普通合伙) 11277 代理人 刘新宇;张会华
主权项 一种半导体装置的制造方法,其对基板进行规定的处理,在基板上的被处理膜上形成图案而制造半导体装置,该图案由线部和空间部形成、且以使第1空间部的宽度和与该第1空间部相邻的第2空间部的宽度的空间比例成为1:1的方式形成,其中,上述规定的处理具有以下工序:抗蚀剂图案形成工序,对基板进行光刻处理,从而在该基板的被处理膜上形成多个线状的抗蚀剂图案;修整工序,对上述抗蚀剂图案进行修整;成膜工序,在上述抗蚀剂图案上形成牺牲膜,该牺牲膜在蚀刻被处理膜时作为掩膜;牺牲膜图案形成工序,以使上述牺牲膜仅残留在上述抗蚀剂图案的线部的侧壁部的方式对该牺牲膜进行蚀刻之后,除去上述抗蚀剂图案,在基板的被处理膜上形成多个线状的上述牺牲膜的图案;被处理膜图案形成工序,以上述牺牲膜的图案为掩膜来对被处理膜进行蚀刻,在该被处理膜上形成多个线状的图案,且该半导体装置的制造方法具有以下工序:监测图案形成工序,对检查用基板进行上述规定的处理,以使在上述牺牲膜图案形成工序中形成在检查用基板的牺牲膜上的第1监测图案的目标空间比例、在上述被处理膜图案形成工序中形成在检查用基板的被处理膜上的第2监测图案的目标空间比例成为不同于1:1的比例的方式形成该第1监测图案和第2监测图案;尺寸测量工序,用包含上述目标空间比例且不包含1:1的空间比例的范围的牺牲膜的图案的光谱库或被处理膜的图案的光谱库,并利用散射测量法对在上述监测图案形成工序中形成 的上述第1监测图案的尺寸或上述第2监测图案的尺寸进行测量;比例变换工序,用将上述目标空间比例的第1监测图案的尺寸或第2监测图案的尺寸分别变换成1:1的空间比例的牺牲膜的图案或被处理膜的图案的回归公式将在上述尺寸测量工序中测量出的上述第1监测图案的尺寸或上述第2监测图案的尺寸变换成以1:1的空间比例为目标的牺牲膜的图案的尺寸或被处理膜的图案的尺寸;处理条件修正工序,基于在上述比例变换工序中变换成的牺牲膜的图案的尺寸或基于在上述比例变换工序中变换成的被处理膜的图案的尺寸,对上述规定的处理的处理条件进行修正;基板处理工序,以上述修正后的条件对基板进行上述规定的处理,以空间比例成为1:1的方式在该基板上的被处理膜上形成图案。
地址 日本东京都